特許

J-GLOBAL ID：201103054426300016

マイクロプロセッサの命令プリフェッチ量制御のための装置および方法

発明者： ステファン・アール・アンディ ,  ジェイムス・イー・マコーミック・ジュニア
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (3件)： 古谷 聡 ,  古谷 馨 ,  溝部 孝彦
公報種別：特許公報
出願番号（国際出願番号）：特願2001-041237
公開番号（公開出願番号）：特開2001-236220
特許番号：特許第4195778号
出願日： 2001年02月19日
公開日（公表日）： 2001年08月31日
請求項（抜粋）：

【請求項1】 コンピュータによって実行可能な命令からなるソフトウエアプログラムを組み入れ、コンピュータによって読出し可能なコンピュータプログラム記憶媒体であって、前記コンピュータが、命令をプリフェッチするための方法を実行するためのマイクロプロセッサを含み、前記命令をプリフェッチするための方法が、 シフトレジスタ内の予め選択されたビット位置が予め選択された論理値に設定され、かつ前記マイクロプロセッサが、プリフェッチ命令アドレスの受け入れ準備ができているとき、 前記プリフェッチ命令アドレスをアドレスレジスタへ書き込むステップと、 プリフェッチが命令キャッシュに発行されるステップと、 前記プリフェッチ命令アドレスを、次のプリフェッチ命令アドレスのアドレスの値にインクリメントするステップと、 前記命令キャッシュが前記プリフェッチを実行したとき、 前記シフトレジスタが左側入力と右側入力とを有し、各入力が前記シフトレジスタ内に論理値をシフトする能力を有していて、前記予め選択された論理値の補数を前記左側入力において前記シフトレジスタ内にシフトするステップと、 前記マイクロプロセッサが前記命令キャッシュ内のキャッシュラインからの最後の命令をフェッチするとき、前記予め選択された論理値に等しい値を、前記右側入力において前記シフトレジスタ内にシフトするステップとを含む、コンピュータプログラム記憶媒体。

IPC (1件)：

G06F 9/38 ( 200 6.01)

FI (1件)：

G06F 9/38 310 A

引用特許：

出願人引用 (3件)

• プリフェッチ制御装置
  公報種別：公開公報   出願番号：特願平9-334061   出願人：日本電気株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-203451   出願人：三菱電機株式会社
• 特開昭63-228333
  

審査官引用 (3件)

• プリフェッチ制御装置
  公報種別：公開公報   出願番号：特願平9-334061   出願人：日本電気株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-203451   出願人：三菱電機株式会社
• 特開昭63-228333