半導体記憶装置

発明者： ,
出願人/特許権者： ,
代理人 (14件)：前田弘 , 小山廣毅 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 手島勝 , 藤田篤史 , 前田弘 , 小山廣毅 , 竹内宏 , 竹内祐二 , 今江克実 , 原田智雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-348237
公開番号（公開出願番号）：特開2003-151275
特許番号：特許第4034959号
出願日： 2001年11月14日
公開日（公表日）： 2003年05月23日
請求項（抜粋）：

【請求項1】複数のメモリセルを有するメモリセルアレイを有すると共に、前記メモリセルアレイから読み出されたnビットの並列データが入力され、この並列データのバスを切換えるリードデータバス切換回路と、前記リードデータバス切換回路からの出力データが入力され、入力データの全部又は一部を選択して出力するデータ出力回路と、前記データ出力回路に外部接続されるデータ線のビット幅を設定するデータビット幅設定信号、及び外部アドレス信号に基づいて、前記リードデータバス切換回路のバス切換動作を制御する第1のリード制御回路と、前記データビット幅設定信号に基づいて前記データ出力回路の選択動作を制御する第2のリード制御回路とからなるリードデータ転送回路を有する半導体記憶装置であって、前記リードデータバス切換回路は、隣接する4ビットのリードデータバスを1単位とし、前記単位となる4ビットのリードデータバスのうち、所定の1ビットのリードデータバスと他の3ビットのリードデータバスとを各々接続するバス切換用スイッチ回路と、前記4ビットのリードデータバスの各々に配置され、前記リードデータバス切換回路のデータ入力端と前記バス切換用スイッチ回路の接続位置との間に位置する遮断用スイッチ回路とを備え、前記バス切換用及び遮断用スイッチ回路が前記第1のリード制御回路により制御されて、前記メモリセルから外部に読み出される並列データのビット幅をnビットと(n/4)ビットに切換えることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/4096 ( 200 6.01) , G11C 11/4093 ( 200 6.01)

FI (3件)：

G11C 11/34 354 R , G11C 11/34 354 P , G11C 11/34 354 Q

引用特許：

出願人引用 (3件)

半導体記憶装置
公報種別：公開公報出願番号：特願平8-168598 出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
特開昭63-308784
半導体記憶装置
公報種別：公開公報出願番号：特願平10-275678 出願人：松下電器産業株式会社

審査官引用 (3件)

半導体記憶装置
公報種別：公開公報出願番号：特願平8-168598 出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
特開昭63-308784
半導体記憶装置
公報種別：公開公報出願番号：特願平10-275678 出願人：松下電器産業株式会社

前のページに戻る