特許
J-GLOBAL ID：201103057314506087
静的・動的タイミング検証方法及び記憶媒体
発明者：
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：特許公報
出願番号（国際出願番号）：特願平11-090558
公開番号（公開出願番号）：特開2000-268080
特許番号：特許第4176906号
出願日： 1999年03月31日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：
【請求項1】 クロック信号に対する同期回路及び非同期回路が含まれる同期・非同期混在回路の静的・動的タイミング検証のための所定プログラムをコンピュータに実行させることで可能とされる静的・動的タイミング検証方法であって、
前記コンピュータが、前記同期・非同期混在回路を、クロック信号に同期されるか否かの観点より同期回路と非同期回路に分類し、前記同期回路を周期回路と非周期回路に分類し、前記非同期回路を周期回路と非周期回路に分類する第1処理と、
前記コンピュータが、前記同期回路の周期回路及び前記非同期回路の周期回路には静的タイミング検証を施し、前記同期回路の非周期回路及び前記非同期回路の非周期回路には動的タイミング検証を施す第2処理と、を含み、
前記第1処理は、前記コンピュータが、前記同期・非同期混在回路をタイミング検証の対象回路とし、その対象回路の中のクロック情報を識別するクロック情報認識処理を含み、
前記クロック情報認識処理は、前記コンピュータが、クロック情報認識の対象とされる回路中の全ネットに対して非周期属性を設定する処理と、
前記コンピュータが、前記クロック情報認識の対象とされる回路に対してトレースを実行し、2入力以上の素子の入力端子到達する迄クロック情報を伝搬させ、トレースを実行したネットに対して周期属性を設定する処理と、
前記コンピュータが、前記クロック情報認識の対象とされる回路中のカウンタ候補を認識する処理と、
前記コンピュータが、入力信号ネットの属性が変化した素子の出力信号ネットの属性演算を実行して、その演算結果の属性を当該素子の出力信号ネットに設定する処理と、
前記コンピュータが、前記カウンタ候補のクロック端子への入力信号ネットの属性が非周期か否かを判定する処理と、
前記コンピュータが、前記判定結果に基づいて、前記カウンタ候補のクロック端子への入力信号ネットの属性が非周期でなかったカウンタ候補をカウンタとして認識し直し、当該カウンタを構成する素子の入力・出力信号ネットに対して周期属性を設定する処理と、を含むことを特徴とする静的・動的タイミング検証方法。
IPC (1件)：
FI (4件)：
G06F 17/50 668 C
, G06F 17/50 668 E
, G06F 17/50 668 K
, G06F 17/50 664 L
