半導体回路、その遅延調整方法及びそのレイアウト方法

発明者：
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：特許公報
出願番号（国際出願番号）：特願平11-332197
公開番号（公開出願番号）：特開2001-148426
特許番号：特許第3476403号
出願日： 1999年11月24日
公開日（公表日）： 2001年05月29日
請求項（抜粋）：

【請求項1】互いに隣接する第1及び第2の配線と、夫々がこれらの第1及び第2の配線のいずれかに設けられ入力された信号を非反転で出力する偶数個のバッファと、夫々が前記各バッファと対をなすように前記第1及び第2の配線のうち対をなす前記バッファが設けられていない方の配線に設けられ入力された信号を反転して出力する偶数個のインバータと、を有し、夫々の1対の前記バッファ及びインバータは前記第1の配線と第2の配線との中心線に関して線対称となる位置に配置され、前記偶数組のバッファ及びインバータとその前方の素子又は端子とにより前記第1及び第2の配線が夫々偶数個の配線区間に区切られ、第1及び第2の配線の隣り合う配線区間は配線長が互いに等しく、第1及び第2の配線の隣り合う配線区間の配線間隔は偶数配線区間において等しいことを特徴とする半導体回路。

IPC (4件)：

H01L 21/82 , G06F 17/50 658 , H01L 21/822 , H01L 27/04

FI (3件)：

G06F 17/50 658 U , H01L 21/82 W , H01L 27/04 D

引用特許：

審査官引用 (4件)

半導体回路
公報種別：公開公報出願番号：特願平7-138298 出願人：富士通株式会社
マスクパタン設計方法
公報種別：公開公報出願番号：特願平4-039774 出願人：日本電気アイシーマイコンシステム株式会社
信号伝送装置および半導体集積回路装置
公報種別：公開公報出願番号：特願平11-216772 出願人：株式会社日立製作所

全件表示

前のページに戻る