特許
J-GLOBAL ID：201103059006885118
データ処理装置およびデータ処理プログラム
発明者：
出願人/特許権者：
代理人 (1件)：
青木 修
公報種別：公開公報
出願番号（国際出願番号）：特願2010-058496
公開番号（公開出願番号）：特開2011-193297
出願日： 2010年03月15日
公開日（公表日）： 2011年09月29日
要約：
【課題】データ処理装置において、ストレージへのデータバッファリングに起因する後段処理の遅延を低減する。【解決手段】 メインコントローラー2は、書込側プロセス21で実行される書込側プログラム41から、読出側プロセス22で実行される読出側プログラム51へ、HDD4におけるファイルの識別子を通知した後に、書込側プロセス21でHDD4に一連の複数のバンドデータを順番に書き込み、読出側プロセス22で実行される読出側プログラム51でその識別子を受領すると、その識別子に対応するファイルから一連の複数のバンドデータを読み出す。【選択図】 図3
請求項（抜粋）：
所定単位のデータを構成する一連の複数のデータブロックをストレージに書き込み、前記ストレージからその一連の複数のデータブロックを読み出すストレージコントローラーと、
前記ストレージコントローラーを制御するプロセッサーを備え、
前記プロセッサーは、
書込側プロセスおよび読出側プロセスを生成し、
前記書込側プロセスから前記読出側プロセスへ、前記ストレージにおける記憶領域の識別子を通知した後、前記書込側プロセスを用いて、前記ストレージコントローラーに前記一連の複数のデータブロックを順番に書き込ませ、
前記読出側プロセスで前記識別子を受領すると、前記読出側プロセスを用いて前記ストレージコントローラーに、その識別子に対応する前記記憶領域から前記一連の複数のデータブロックを読み出させること、
を特徴とするデータ処理装置。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5C073AA04
, 5C073BA03
, 5C073BB01
, 5C073BB07
, 5C073CA01
