特許

J-GLOBAL ID：201103061906874833

積層型半導体装置

発明者： 芳村 淳 ,  大溝 尚子 ,  松井 幹雄 ,  佐藤 隆夫
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  村松 貞男 ,  橋本 良郎 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2001-119978
公開番号（公開出願番号）：特開2002-314040
特許番号：特許第4191908号
出願日： 2001年04月18日
公開日（公表日）： 2002年10月25日
請求項（抜粋）：

【請求項1】 半導体チップが搭載され、各々が同一のL字型のパターン形状で且つ互いに異なる90°または45°の回転角で配置された位置ズレ検出用マークあるいはアライメント用マークを有する基板を、前記L字型のパターンのコーナー部を重ね合わせた状態で90°または45°の回転角で3層以上積層してなり、前記各層の基板の位置ズレ検出用マークあるいはアライメント用マークを重ね合わせたときに、一部の領域のみが重なり合い、重なり部以外の領域にて前記各層の基板の位置ズレ及びズレ量の認識を行うことを特徴とする積層型半導体装置。

IPC (5件)：

H01L 25/10 ( 200 6.01) ,  H01L 25/11 ( 200 6.01) ,  H01L 25/18 ( 200 6.01) ,  H01L 25/065 ( 200 6.01) ,  H01L 25/07 ( 200 6.01)

FI (2件)：

H01L 25/14 Z ,  H01L 25/08 Z

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-081102   出願人：日本電気株式会社
• 多層配線基板の製造方法
  公報種別：公開公報   出願番号：特願平5-335137   出願人：東レ株式会社