特許

J-GLOBAL ID：201103062898125261

半導体集積回路装置および半導体集積回路装置の製造方法

発明者： 高橋 正人 ,  赤松 史郎 ,  佐藤 聡彦 ,  大和田 福夫 ,  加藤 正高
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願2000-052436
公開番号（公開出願番号）：特開2001-244424
特許番号：特許第4068781号
出願日： 2000年02月28日
公開日（公表日）： 2001年09月07日
請求項（抜粋）：

【請求項1】分離領域および前記分離領域によって規定された活性領域を有する半導体基板と、 前記半導体基板に形成された複数の不揮発性メモリセルと、前記不揮発性メモリセルの周辺回路用の第1および第2の電界効果トランジスタとを有する半導体集積回路装置であって、 前記複数の不揮発性メモリセルの各々は、 前記半導体基板に設けられたメモリセル用の一対の半導体領域と、 前記メモリセル用の一対の半導体領域の間における前記半導体基板上に第1の絶縁膜を介して設けられた第1のゲート電極と、 その第1のゲート電極上に第2の絶縁膜を介して設けられた第2のゲート電極とを有し、 前記周辺回路用の第1および第2の電界効果トランジスタはそれぞれ、 前記半導体基板に設けられた周辺回路用の一対の半導体領域と、 前記周辺回路用の一対の半導体領域の間における前記半導体基板上にゲート絶縁膜を介して設けられた前記第1のゲート電極と、 その第1のゲート電極上に前記第2の絶縁膜を介して設けられた前記第2のゲート電極と、 前記第1のゲート電極および前記第2のゲート電極を電気的に接続するように、前記第2の絶縁膜に設けられた孔と、 を有し、 前記第1の電界効果トランジスタのゲート絶縁膜の厚さは、前記第2の電界効果トランジスタのゲート絶縁膜の厚さよりも厚く、 前記第1の電界効果トランジスタのゲート電極のゲート長方向の長さは、前記第2の電界効果トランジスタのゲート電極のゲート長方向の長さよりも長く、 前記分離領域における前記第2の電界効果トランジスタのゲート電極のゲート長方向の長さは、前記活性領域における前記第2の電界効果トランジスタのゲート電極のゲート長方向の長さよりも長く、 前記第1の電界効果トランジスタにおいては、前記孔が、前記第1および第2のゲート電極の平面内において、前記活性領域および前記分離領域と平面的に重なる位置にそれぞれ設けられ、 前記第2の電界効果トランジスタにおいては、前記孔が、前記第1および第2のゲート電極の平面内において、前記分離領域と平面的に重なる位置に設けられ、且つ、前記活性領域と平面的に重なる位置には設けられていないことを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 27/10 ( 200 6.01) ,  H01L 21/8247 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/088 ( 200 6.01)

FI (3件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 27/08 102 A

引用特許：

審査官引用 (4件)

• 半導体不揮発性記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-006104   出願人：ソニー株式会社
• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-249643   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-276096   出願人：セイコーエプソン株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-052276   出願人：三菱電機株式会社