特許
J-GLOBAL ID：201103064070171351
設計検証装置、設計検証方法及び設計検証プログラム
発明者：
出願人/特許権者：
代理人 (2件)：
中村 聡延
, 江上 達夫
公報種別：公開公報
出願番号（国際出願番号）：特願2009-262150
公開番号（公開出願番号）：特開2011-107967
出願日： 2009年11月17日
公開日（公表日）： 2011年06月02日
要約：
【課題】チップ設計者によるデータ検証の結果と製造業者によるデータ検証の結果との間に相違が生じるのを防ぐことを目的とする。【解決手段】開示の装置によれば、チップ設計データに対してデータ検証を行う検証手段と、暗号化IPを取得する取得手段と、データ検証の結果を出力する検証結果出力手段と、を備える。チップ設計データは、ハードウェアIPにおけるチップ設計者に開示可能なデータであるボックスIPを用いて設計される。暗号化IPは、ハードウェアIPにおける一部又は全部の情報が暗号化されたIPである。検証手段は、記憶されたデータが外部に対して隠蔽される記憶領域内において、暗号化IPをハードウェアIPに復号化し、チップ設計データにおけるボックスIPを、復号化されたハードウェアIPに置き換えてデータ検証を行う。【選択図】図8
請求項（抜粋）：
ハードウェアIPにおけるチップ設計者に開示可能なデータであるボックスIPを用いて設計されたチップ設計データに対してデータ検証を行う検証手段と、
前記ハードウェアIPにおける一部又は全部のデータが暗号化された暗号化IPを取得する取得手段と、
前記データ検証の結果を出力する検証結果出力手段と、を備え、
前記検証手段は、記憶されたデータが外部に対して隠蔽される記憶領域内において、前記暗号化IPを前記ハードウェアIPに復号化するとともに、前記チップ設計データにおけるボックスIPを、復号化された前記ハードウェアIPで置き換えて前記データ検証を行うことを特徴とする設計検証装置。
IPC (2件)：
FI (6件)：
G06F17/50 654K
, G06F17/50 666A
, G06F17/50 666C
, G06F17/50 672A
, H01L21/82 B
, H01L21/82 C
5B046AA08
, 5B046BA03
, 5B046BA04
, 5B046JA01
, 5F064BB02
, 5F064DD02
, 5F064EE02
, 5F064HH06
, 5F064HH09
, 5F064HH10
, 5F064HH11
, 5F064HH14
