特許
J-GLOBAL ID：201103065077174875
絶縁ゲート型半導体素子のゲート回路
発明者：
出願人/特許権者：
代理人 (8件)：
河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
, 鈴江 武彦
公報種別：特許公報
出願番号（国際出願番号）：特願平11-341967
公開番号（公開出願番号）：特開2001-169534
特許番号：特許第3568848号
出願日： 1999年12月01日
公開日（公表日）： 2001年06月22日
請求項（抜粋）：
【請求項1】絶縁ゲート型半導体素子をオンオフ制御する絶縁ゲート型半導体素子のゲート回路において、Pチャンネル半導体素子とNチャンネル半導体素子を直列接続(トーテムポール接続)した第1の直列接続体と、この第1の直列接続体の中点に接続されたゲート抵抗と、前記第1の直列接続体のそれぞれの陽極端子に接続された正負の制御電源と、前記第1の直列接続体を構成する半導体素子のそれぞれの制御極にオンオフ制御信号を供給するスイッチング信号源と、前記正負の制御電源間に接続され、前記絶縁ゲート型半導体素子のゲートに正負の電圧を供給するPチャンネル半導体素子とNチャンネル半導体素子を直列接続した(トーテムポール接続)した第2の直列接続体と、前記スイッチング信号源からのオンオフ制御信号を所定時間遅延し、この遅延したオンオフ制御信号を前記第2の直列接続体を構成する半導体素子のそれぞれの制御極にオンオフ制御信号を供給する回路と、前記第2の直列接続体の半導体素子の各々に接続された抵抗とコンデンサとを有する回路とを具備したことを特徴とする絶縁ゲート型半導体素子のゲート回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
