特許

J-GLOBAL ID：201103067428419414

半導体装置の製造方法

発明者： 市川 功 ,  柄澤 泰紀 ,  山崎 修
出願人/特許権者： リンテック株式会社
代理人 (1件)： 特許業務法人SSINPAT
公報種別：公開公報
出願番号（国際出願番号）：特願2009-271826
公開番号（公開出願番号）：特開2011-114301
出願日： 2009年11月30日
公開日（公表日）： 2011年06月09日
要約：

【課題】ダイボンド時のダイ圧着荷重が小さくても、または圧着時間が従来よりも短くてもボイドのない半導体装置を簡便に製造する方法を提供すること。【解決手段】本発明の半導体装置の製造方法は、硬化した接着剤層を介してチップが積層された基板からなる半導体装置を製造する方法であって、未硬化の接着剤層を介してチップが積層された基板を加熱して、前記未硬化の接着剤層を硬化させて硬化した接着剤層とする加熱硬化工程;および前記加熱硬化工程によって、前記未硬化の接着剤層を介してチップが積層された基板が、80°C以上であって接着剤層の反応率が10%となる温度以下である加圧開始温度まで加熱されてから、前記基板を、常圧に対し0.05MPa大きい圧力以上の静圧により加圧する静圧加圧工程を含む。【選択図】図1

請求項（抜粋）：

硬化した接着剤層を介してチップが積層された基板からなる半導体装置を製造する方法であって、 未硬化の接着剤層を介してチップが積層された基板を加熱して、前記未硬化の接着剤層を硬化させて硬化した接着剤層とする加熱硬化工程;および 前記加熱硬化工程によって、前記未硬化の接着剤層を介してチップが積層された基板が、80°C以上であって接着剤層の反応率が10%となる温度以下である加圧開始温度まで加熱されてから、前記基板を、常圧に対し0.05MPa大きい圧力以上の静圧により加圧する静圧加圧工程 を含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/52 ,  H01L 21/60

FI (2件)：

H01L21/52 C ,  H01L21/60 311S

Fターム (13件)：

5F044KK01 ,  5F044LL11 ,  5F044RR17 ,  5F047AA17 ,  5F047BA23 ,  5F047BA33 ,  5F047BA34 ,  5F047BA35 ,  5F047BA36 ,  5F047BB03 ,  5F047BB11 ,  5F047BB16 ,  5F047BB19

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2007-205221   出願人：リンテック株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2005-058035   出願人：日東電工株式会社