位相制御回路

発明者： , ,
出願人/特許権者：
代理人 (4件)：原謙三 , 木島隆一 , 圓谷徹 , 金子一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-527443
特許番号：特許第3587818号
出願日： 2000年06月16日
請求項（抜粋）：

【請求項1】位相制御回路において、発振器信号を発生する電圧制御発振器(VCO)と、発振器信号の周波数(fVCO)を分周する第1周波数分周器(FT1)であって、上記周波数(fVCO)に基づいて第1分周器出力信号を発生し、位相制御回路の再起期間に、この信号を位相比較器(PFD)に伝達する第1周波数分周器(FT1)と、上記位相制御回路の再起期間後、第1分周器出力信号の周波数を分割し、位相比較器(PFD)に伝達するユニット(FT2、MUX1、AS1、AL)と、上記位相制御回路の再起期間後、第2基準信号を生成するために、第1基準信号の上記周波数を分割する他のユニット(FT4、MUX2、AS2、AL)とを備えており、上記の位相比較器(PFD)が、位相制御回路の再起期間において、第1分割器出力信号と第1基準信号とを比較し、位相制御回路の再起期間後、分割された分割器出力信号と第2基準信号とを比較し、上記の位相比較器(PFD)が、その出力側で、制御可能なチャージポンプ(CP)と結合しており、上記のチャージポンプ(CP)が、その出力側で、電圧制御発振器(VCO)と結合しており、上記の第1周波数分割器(FT1)が蓄電池(accu)と結合しており、蓄電池(accu)に蓄積されている数値(A)に応じて、周波数を第1または第2値(N,N+1)に分割し、上記位相制御回路が、再起期間では分数Nモードで稼動し、再起時間後は、整数Nモードで稼動するように設定されており、上記のユニットが、第1周波数分割器(FT1)から発する信号をゲートするための第1ゲート回路(AS1)、および、ブランキングロジック(AL)を備え、上記のブランキングロジック(AL)が、第1ゲート回路(AS1)を制御する位相制御回路。

IPC (2件)：

H03L 7/107 , H03L 7/08

FI (2件)：

H03L 7/10 E , H03L 7/08 G

引用特許：

審査官引用 (5件)

PLL周波数シンセサイザ
公報種別：公開公報出願番号：特願平5-229450 出願人：日本電気株式会社
PLLシンセサイザ回路
公報種別：公開公報出願番号：特願平4-011906 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
周波数シンセサイザ
公報種別：公開公報出願番号：特願平7-025026 出願人：松下電器産業株式会社

全件表示

前のページに戻る