特許
J-GLOBAL ID：201103067660038214
PLL回路および集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
松尾 憲一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-172950
公開番号（公開出願番号）：特開2002-368609
特許番号：特許第4461644号
出願日： 2001年06月07日
公開日（公表日）： 2002年12月20日
請求項（抜粋）：
【請求項1】入力される制御電圧に応じた発振周波数の出力信号を生成する電圧制御発振器と、入力信号と前記電圧制御発振器の出力信号との位相とを比較する位相比較器と、前記位相比較器の出力を平滑して前記制御電圧を生成するループフィルタと、を備え、前記電圧制御発振器の出力信号を前記入力信号に対して所定の倍数の周波数で発振するPLL(Phase Locked Loop)回路において、
基準となる制御電圧と発振周波数とを関連づけたテーブルを予め記憶しておく記憶手段と、
前記ループフィルタから出力される現在の制御電圧と、前記電圧制御発振器の現在の発振周波数とを検出する検出手段と、
前記検出手段で検出された現在の制御電圧と発振周波数の関係と、前記記憶手段に記憶されている前記テーブルの制御電圧と発振周波数の関係とを比較する比較手段と、
前記比較手段での比較結果に基づいて前記電圧制御発振器の電源電圧を制御する電源電圧制御手段と
を具備することを特徴とするPLL回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
