絶縁ゲートバイポーラトランジスタおよびその設計方法

発明者： , , ,
出願人/特許権者： ,
代理人 (3件)：矢作和行 , 野々部泰平 , 久保貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-240728
公開番号（公開出願番号）：特開2011-086883
出願日： 2009年10月19日
公開日（公表日）： 2011年04月28日
要約：

【課題】簡単なライフタイム制御構造を有してなり、テイル損失が小さく高速のスイッチングが可能な絶縁ゲートバイポーラトランジスタおよびその設計方法を提供する。【解決手段】第1導電型の第1半導体層1と、主面側の表層部に形成された第2導電型の第2半導体層2と、第2半導体層2の表層部に選択的に形成された第1導電型の第3半導体層3と、裏面側の表層部に形成された第2導電型の第4半導体層4と、第1半導体層1と第4半導体層4の間に形成された第1導電型で第1半導体層1より不純物濃度が高い第5半導体層5とを有してなる絶縁ゲートバイポーラトランジスタ100であって、一つの密度分布ピークを有する再結合中心格子欠陥Dが、ターンオフ終了時の非空乏化領域の幅Wより内側にピーク位置Dcがくるように、第1半導体層1内に配置されてなる絶縁ゲートバイポーラトランジスタ100とする。【選択図】図2

請求項（抜粋）：

第1導電型の半導体基板からなる第1半導体層と、前記半導体基板の主面側の表層部に形成された第2導電型の第2半導体層と、前記第2半導体層の表層部に選択的に形成された第1導電型の第3半導体層と、前記半導体基板の裏面側の表層部に形成された第2導電型の第4半導体層と、前記第1半導体層と前記第4半導体層の間に形成された第1導電型で前記第1半導体層より不純物濃度が高い第5半導体層とを有してなる絶縁ゲートバイポーラトランジスタであって、前記半導体基板の断面方向において、一つの密度分布ピークを有する再結合中心格子欠陥が、前記半導体基板の裏面からシミュレーションにより決定されるターンオフ終了時の非空乏化領域の幅より内側にピーク位置がくるように、前記第1半導体層に配置されてなることを特徴とする絶縁ゲートバイポーラトランジスタ。

IPC (5件)：

H01L 29/78 , H01L 21/336 , H01L 29/739 , H01L 21/322 , H01L 21/00

FI (7件)：

H01L29/78 658H , H01L29/78 655B , H01L29/78 652H , H01L29/78 653A , H01L21/322 L , H01L21/00 , H01L29/78 658L

引用特許：

審査官引用 (4件)

半導体装置
公報種別：公開公報出願番号：特願平8-200321 出願人：株式会社東芝
電力用半導体装置
公報種別：公開公報出願番号：特願平8-057641 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-193986 出願人：三菱電機株式会社

全件表示

前のページに戻る