特許
J-GLOBAL ID：200903056399536970

半導体装置およびその製造方法

発明者：
根本 道生

根本 道生 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2007-042252
公開番号（公開出願番号）：特開2008-091853
出願日： 2007年02月22日
公開日（公表日）： 2008年04月17日
要約：
【課題】高速・低損失かつソフトなスイッチング特性を有するIGBTを提供すること。【解決手段】N-ドリフト層1には、当該N-ドリフト層1の不純物濃度が極大となる箇所が少なくとも1か所ある。また、N-ドリフト層1の不純物濃度は、不純物濃度が極大となる箇所からPベース層2およびPコレクタ層4の方向に向かって低くなる。さらに、少なくともN-ドリフト層1の不純物濃度が極大となる箇所には、酸素原子と酸素よりも軽い元素が含まれている。【選択図】図1
請求項（抜粋）：
第1導電型ドリフト層と、当該第1導電型ドリフト層の第1主面側に選択的に形成された第2導電型ベース層と、当該第2導電型ベース層の表面に選択的に形成された第1導電型ソース領域と、前記第2導電型ベース層のうち前記第1導電型ドリフト層と前記第1導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜に接するゲート電極とからなるMOSゲート構造と、前記第1導電型ソース領域と前記第2導電型ベース層とに接触するエミッタ電極と、前記第1導電型ドリフト層の第2主面側に形成された第2導電型コレクタ層と、当該第2導電型コレクタ層に接触するコレクタ電極と、を備える半導体装置であって、 前記第1導電型ドリフト層中に当該第1導電型ドリフト層の不純物濃度が極大となる箇所が少なくとも1か所あり、かつ前記第1導電型ドリフト層の不純物濃度が、前記極大となる箇所から前記第2導電型ベース領域および前記第2導電型コレクタ層の両方に向かって低くなり、 さらに、前記第1導電型ドリフト層中の少なくとも当該第1導電型ドリフト層の不純物濃度が極大となる箇所に、酸素原子と酸素よりも軽い元素が含まれていることを特徴とする半導体装置。
IPC (6件)：
H01L 29/78 ,  H01L 21/329 ,  H01L 29/861 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 27/04
FI (7件)：
H01L29/78 652H ,  H01L29/91 A ,  H01L29/91 C ,  H01L29/78 655A ,  H01L29/78 658A ,  H01L29/78 657D ,  H01L29/78 653A
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM