特許
J-GLOBAL ID：201103069818220700
薄膜トランジスターとその駆動素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外7名)
公報種別：特許公報
出願番号（国際出願番号）：特願2001-322749
公開番号（公開出願番号）：特開2002-343810
特許番号：特許第3510229号
出願日： 2001年10月19日
公開日（公表日）： 2002年11月29日
請求項（抜粋）：
【請求項1】第1型薄膜トランジスター領域および第2型薄膜トランジスター領域ならびにピクセル薄膜トランジスター領域を含む基板を提供するステップと、前記基板上にパターン化ポリシリコン膜を形成するステップと、ゲート酸化膜およびゲート膜を前記パターン化ポリシリコン膜ならびに前記基板上に形成するステップと、第1フォトレジストを前記第1型薄膜トランジスター領域上に形成して、第1型薄膜トランジスターゲートの位置をパターニングするとともに、前記第2型薄膜トランジスター領域および前記ピクセル薄膜トランジスター領域を被覆し、前記第1フォトレジストに保護されていない前記ゲート膜を除去して、前記第1型薄膜トランジスターゲートを形成するステップと、第1イオン注入を行って、前記第1型薄膜トランジスターゲート両側の前記ポリシリコン膜中に第1ドープト領域を形成するとともに、前記第1フォトレジストを除去するステップと、第2フォトレジストを前記第2型薄膜トランジスター領域および前記ピクセル薄膜トランジスター領域上に形成して、第2型薄膜トランジスターゲートならびにピクセル薄膜トランジスターゲートの位置をパターニングするとともに、前記第1型薄膜トランジスター領域を被覆するものであって、前記ピクセル薄膜トランジスターゲート上方の前記第2フォトレジストが基部および頂部を備え、前記基部の幅を前記頂部の幅よりも大きいものとするステップと、前記第2フォトレジストで被覆されていない前記ゲート膜を除去して前記ゲート酸化膜を露出させるとともに、前記第2フォトレジストをマスクとして第2イオン注入を行って、前記ポリシリコン膜中に第2ドープト領域を形成するステップと、前記第2フォトレジストの前記頂部以外の前記基部を完全に除去して前記ゲート膜を露出させると共に、前記第2フォトレジストの前記頂部の厚さの一部のみを除去するステップと、露出した前記ゲート膜を除去して、ピクセル薄膜トランジスターゲートを形成するステップとを具備するものである薄膜トランジスターとその駆動素子の製造方法。
IPC (4件)：
H01L 21/336
, H01L 21/265 604
, H01L 21/266
, H01L 29/786
H01L 21/265 604 G
, H01L 29/78 617 A
, H01L 29/78 616 A
, H01L 29/78 612 B
, H01L 21/265 M
