特許

J-GLOBAL ID：201103070362964310

配列されたSIMDのための汎用レジスタファイルアーキテクチャ

発明者： コラゴトラ ラビ ,  ウィット デイビット ビー. ,  アルドリッヒ ブラドリー シー.
出願人/特許権者： アナログ デバイスィズ インコーポレイテッド
代理人 (1件)： 大庭 咲夫
公報種別：特許公報
出願番号（国際出願番号）：特願2001-201406
公開番号（公開出願番号）：特開2002-117009
特許番号：特許第3975231号
出願日： 2001年07月02日
公開日（公表日）： 2002年04月19日
請求項（抜粋）：

【請求項1】 2n個までのオペランドを集合体で含む二つのグループ化ワードを記憶するように構成された第1および第2レジスタからなるレジスタペアと、 データアレイ内の複数のグループ化ワードのうちの第1および第2グループ化ワードを前記レジスタペアにロードすることによって前記複数のグループ化ワードを配列させ、第1配列動作において前記第1および第2グループ化ワードの少なくとも一方の配列状態を決定し、かつ前記第1配列動作に続く後の各配列動作において前記複数のグループ化ワードのうちの次の一つのグループ化ワードだけを前記第1および第2レジスタの一方にロードさせる制御装置と、 前記第1および後の配列動作のそれぞれにて、前記二つのグループ化ワードの配列状態を示す制御信号に応答して、前記第1レジスタ内のオペランドと前記第2レジスタ内のオペランドをそれぞれ選択することにより、前記レジスタペア内の二つのグループ化ワードからn個のオペランドを選択し、前記第1レジスタ内の選択されたオペランドと前記第2レジスタ内の選択されたオペランドとを多重化して前記選択されたn個のオペランドを含む配列されたグループ化ワードを実行ユニットに出力するように構成されたものであって、前記第1および後の配列動作にて、前記第1レジスタ内の選択されたオペランドと前記第2レジスタ内の選択されたオペランドとの多重化の順を交互に逆にするオペランドセレクタとを備えた装置。

IPC (1件)：

G06F 9/34 ( 200 6.01)

FI (1件)：

G06F 9/34 330

引用特許：

審査官引用 (4件)

• スーパースカラ計算機における命令供給方法
  公報種別：公開公報   出願番号：特願平5-149646   出願人：富士通株式会社
• プロセッサ
  公報種別：公開公報   出願番号：特願平10-117659   出願人：株式会社日立製作所
• 記憶データ読出制御装置
  公報種別：公開公報   出願番号：特願平4-280112   出願人：ミノルタカメラ株式会社
• 特開平4-021128