特許
J-GLOBAL ID：201103071989237371

薄膜トランジスタおよびその製造方法、並びに表示装置

発明者：
諸沢 成浩

諸沢 成浩 について

, 
藤森 隆成

藤森 隆成 について

, 
荒井 俊明

荒井 俊明 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2010-048306
公開番号（公開出願番号）：特開2011-187506
出願日： 2010年03月04日
公開日（公表日）： 2011年09月22日
要約：
【課題】均一・良好な電気特性を得ると共に、簡素な構成で工程の削減が可能な薄膜トランジスタおよびその製造方法、並びに表示装置を提供する。【解決手段】酸化物半導体膜40を、非晶質膜41および結晶化膜42の積層構造とし、非晶質膜41により、均一性の高い電気特性を得る。ソース電極50Sおよびドレイン電極50Dを結晶化膜42に接して設けることにより、製造工程においてソース電極50Sおよびドレイン電極50Dをエッチングする際に酸化物半導体膜40がエッチングされてしまうことを抑える。チャネルエッチ型を適用した場合にソース電極50Sおよびドレイン電極50Dと酸化物半導体膜40とのウェットエッチング選択比を高めることが可能となり、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。【選択図】図1
請求項（抜粋）：
ゲート電極と、 非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜と、 前記結晶化膜に接して設けられたソース電極およびドレイン電極と を備えた薄膜トランジスタ。
IPC (3件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/20
FI (5件)：
H01L29/78 618E ,  H01L29/78 618B ,  H01L29/78 619A ,  H01L29/78 627G ,  H01L21/20
Fターム (66件)：
5F110AA16 ,  5F110AA26 ,  5F110BB02 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE02 ,  5F110EE04 ,  5F110EE06 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF30 ,  5F110GG01 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG25 ,  5F110GG43 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110HK22 ,  5F110HK33 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HL23 ,  5F110NN03 ,  5F110NN04 ,  5F110NN13 ,  5F110NN14 ,  5F110NN16 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN34 ,  5F110NN35 ,  5F110NN72 ,  5F110PP01 ,  5F110QQ25 ,  5F110QQ26 ,  5F152AA08 ,  5F152BB03 ,  5F152CC02 ,  5F152CC04 ,  5F152CD13 ,  5F152CD14 ,  5F152CD15 ,  5F152CD16 ,  5F152CD17 ,  5F152CD24 ,  5F152CE01 ,  5F152CE16 ,  5F152CE24 ,  5F152CE26 ,  5F152CE28 ,  5F152CG10 ,  5F152CG13 ,  5F152FF21
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM