特許

J-GLOBAL ID：201103073182829790

半導体記憶装置

発明者： 新居 浩二 ,  岡田 義紀
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 酒井 宏明
公報種別：特許公報
出願番号（国際出願番号）：特願2000-253078
公開番号（公開出願番号）：特開2002-074964
特許番号：特許第4357101号
出願日： 2000年08月23日
公開日（公表日）： 2002年03月15日
請求項（抜粋）：

【請求項1】 ソースが接地線に接続された第1のNMOSトランジスタと、 ソースが接地線に接続され、ドレインが前記第1のNMOSトランジスタのゲートに接続されてその接続点を第1のノードとし、ゲートが前記第1のNMOSトランジスタのドレインに接続されてその接続点を第2のノードとした第2のNMOSトランジスタと、 ドレインが前記第1のノードに接続され、ゲートが前記第2のノードに接続された第1のPMOSトランジスタと、 ドレインが前記第2のノードに接続され、ゲートが前記第1のノードに接続された第2のPMOSトランジスタと、 ソースが電源線に接続され、ドレインが前記第1のNMOSトランジスタのドレインに接続され、ゲートが前記第2のNMOSトランジスタのドレインに接続された第3のPMOSトランジスタと、 ソースが電源線に接続され、ドレインが前記第2のNMOSトランジスタのドレインに接続され、ゲートが前記第1のNMOSトランジスタのドレインに接続された第4のPMOSトランジスタとを備え、 前記第1のPMOSトランジスタと前記第2のPMOSトランジスタのソース同士を接続したことを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/41 ( 200 6.01) ,  H01L 21/8244 ( 200 6.01) ,  H01L 27/11 ( 200 6.01)

FI (2件)：

G11C 11/40 D ,  H01L 27/10 381

引用特許：

出願人引用 (2件)

• 信号事象アップセットが強化されたメモリセル
  公報種別：公開公報   出願番号：特願平4-166074   出願人：テキサスインスツルメンツインコーポレイテツド
• 記憶セル
  公報種別：公開公報   出願番号：特願平6-049989   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

審査官引用 (2件)

• 信号事象アップセットが強化されたメモリセル
  公報種別：公開公報   出願番号：特願平4-166074   出願人：テキサスインスツルメンツインコーポレイテツド
• 記憶セル
  公報種別：公開公報   出願番号：特願平6-049989   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション