特許
J-GLOBAL ID:201103073359329815

混成メモリ装置

発明者:
出願人/特許権者:
代理人 (3件): 三枝 英二 ,  掛樋 悠路 ,  松本 公雄
公報種別:特許公報
出願番号(国際出願番号):特願平11-307153
公開番号(公開出願番号):特開2000-132973
特許番号:特許第4247510号
出願日: 1999年10月28日
公開日(公表日): 2000年05月12日
請求項(抜粋):
【請求項1】一対のビットラインと、 前記一対のビットライン間に設けられたRAMセル及び少なくとも1つのROMセルと、 前記一対のビットラインと前記RAMセルとをそれぞれ接続するRAM側データ伝達手段と、 前記一対のビットラインと前記ROMセルとをそれぞれ接続するROM側データ伝達手段と、 を備えた混成メモリ装置であって、 前記RAMセル又はROMセルの何れか一方の動作を行う際には、前記RAM側データ伝達手段又はROM側データ伝達手段の何れか一方が活性化され、 前記ROMセルのデータを前記RAMセルにローディングする際には、前記RAM側データ伝達手段及びROM側データ伝達手段が同時に活性化されるように構成されたことを特徴とする混成メモリ装置。
IPC (3件):
G11C 11/41 ( 200 6.01) ,  G11C 16/04 ( 200 6.01) ,  H01L 27/10 ( 200 6.01)
FI (3件):
G11C 11/34 W ,  G11C 17/00 625 ,  H01L 27/10 471
引用特許:
出願人引用 (5件)
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平4-234465   出願人:日本電気株式会社
  • 特開平4-238194
  • 半導体装置
    公報種別:公開公報   出願番号:特願平8-264065   出願人:株式会社日立製作所
全件表示

前のページに戻る