特許
J-GLOBAL ID：201103075740979659
半導体素子収納用パッケージ
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願平11-063669
公開番号（公開出願番号）：特開2000-260896
特許番号：特許第3716124号
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
請求項（抜粋）：
【請求項1】 内壁面に段差部を設けた半導体素子を収容するための凹部を有する絶縁基体と、一端が前記段差部に露出し、他端が絶縁基体の内部を介して外表面に導出されている半導体素子の電極が接続される配線層と、前記絶縁基体に接合され前記凹部を塞ぐ蓋体とから成る半導体素子収納用パッケージであって、前記配線層のうち前記段差部に露出する領域の厚みが10μm乃至15μmで隣接間隔が80μm乃至100μm、絶縁基体内部に位置する領域の厚みが20μm乃至30μmで隣接間隔が40μm乃至60μmであるとともに各々の配線層間には絶縁基体の一部が位置することを特徴とする半導体素子収納用パッケージ。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
