特許
J-GLOBAL ID：201103080421741864
撮像装置、撮像システム及びそれらの制御方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
阿部 琢磨
, 黒岩 創吾
公報種別：公開公報
出願番号（国際出願番号）：特願2009-155665
公開番号（公開出願番号）：特開2011-015036
出願日： 2009年06月30日
公開日（公表日）： 2011年01月20日
要約：
【課題】 素子サイズの寸法を小さくしても1/fノイズによる取得画像に対するアーチファクトを低減することが可能な撮像装置又は撮像システムを提供する。【解決手段】 撮像装置は、画素を行列状に複数備えた検出部101と、読出回路103と、A/D変換器104と、画素データの補正処理を行う補正処理部400と、制御部108と、を有する。ここで、読出回路103は、リセット手段SRを有し、制御部108は、読出回路103が所定行の信号処理動作の期間内に複数のリセット信号をA/D変換器104に出力し、A/D変換器104が期間内に複数のリセット信号をデジタルデータである複数のリセットデータに変換し、補正処理部400が期間内にA/D変換器104から出力された複数のリセットデータを加算平均処理し、期間内にA/D変換器104から出力された画素データと加算平均処理されたリセットデータとを減算処理するように、制御を行う。【選択図】 図1
請求項（抜粋）：
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備えた検出部と、
前記画素から出力されたアナログ電気信号である画素信号を行単位で読み出す信号処理動作を行う読出回路と、
前記読出回路からの画素信号をデジタルデータである画素データに変換するA/D変換器と、
前記画素データの補正処理を行う補正処理部と、
前記読出回路、前記A/D変換器、及び前記補正処理部の制御を行う制御部と、
を有する撮像装置であって、
前記読出回路は、前記A/D変換器にリセット信号を出力するリセット手段を有し、
前記制御部は、前記読出回路が所定行の前記信号処理動作の期間内に複数のリセット信号を前記A/D変換器に出力し、前記A/D変換器が前記期間内に前記複数のリセット信号をデジタルデータである複数のリセットデータに変換し、前記補正処理部が前記期間内に前記A/D変換器から出力された前記複数のリセットデータを加算平均処理し、前記期間内に前記A/D変換器から出力された前記画素データと前記加算平均処理されたリセットデータとを減算処理するように、前記読出回路、前記A/D変換器、及び前記補正処理部の制御を行うことを特徴とする撮像装置。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5C024AX11
, 5C024AX16
, 5C024CX15
, 5C024GX02
, 5C024HX23
, 5C024HX28
, 5C024HX29
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
