特許

J-GLOBAL ID：201103080630571020

電子装置実装基板の製造方法

発明者： 横内 貴志男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：特許公報
出願番号（国際出願番号）：特願2000-168836
公開番号（公開出願番号）：特開2001-352017
特許番号：特許第4628520号
出願日： 2000年06月06日
公開日（公表日）： 2001年12月21日
請求項（抜粋）：

【請求項1】 中心導体線の周囲に誘電体層を形成する工程と、 前記誘電体層の上に筒状の導電層を形成する工程と、 前記導電層の周囲に絶縁層を形成する工程と、 前記絶縁層に覆われた前記導電層、前記誘電体層及び前記中心導体線からなる多層構造線を複数用意する工程と、 複数の前記多層構造線を束ねる工程と、 複数の前記多層構造線のそれぞれの前記絶縁層を互いに一体化して基板を形成する工程 を有することを特徴とする電子装置実装基板の製造方法。

IPC (3件)：

H01L 23/32 ( 200 6.01) ,  H01L 23/12 ( 200 6.01) ,  H05K 3/00 ( 200 6.01)

FI (5件)：

H01L 23/32 D ,  H01L 23/12 B ,  H01L 23/12 E ,  H01L 23/12 301 Z ,  H05K 3/00 A

引用特許：

出願人引用 (2件)

• 多層配線基板
  公報種別：公開公報   出願番号：特願平3-328711   出願人：日本電気株式会社
• 半導体チップキャリヤ
  公報種別：公開公報   出願番号：特願平8-019708   出願人：富士通株式会社

審査官引用 (2件)

• 多層配線基板
  公報種別：公開公報   出願番号：特願平3-328711   出願人：日本電気株式会社
• 半導体チップキャリヤ
  公報種別：公開公報   出願番号：特願平8-019708   出願人：富士通株式会社