特許

J-GLOBAL ID：201103082087178480

半導体装置の製造方法

発明者： 林 軍 ,  南方 浩志 ,  島田 章宏 ,  鈴木 寿哉 ,  松永 大輔
出願人/特許権者： 富士通マイクロエレクトロニクス株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：特許公報
出願番号（国際出願番号）：特願2000-243930
公開番号（公開出願番号）：特開2002-057308
特許番号：特許第4286439号
出願日： 2000年08月11日
公開日（公表日）： 2002年02月22日
請求項（抜粋）：

【請求項1】 (ア)下側電極を表面に有する半導体基板上に、高い誘電率を有する酸化物高誘電体または酸化物強誘電体で形成されたキャパシタ誘電体層を堆積する工程と、 (イ)前記キャパシタ誘電体層上に、上側電極層、上側電極層の上に配置された接着層、接着層の上に最上層として配置された絶縁マスク層を含む積層を形成する工程と、 (ウ)前記積層をエッチングしてパターニングする工程と、 (エ)パターニングされた前記積層をウェットエッチングにより化学的に処理して前記絶縁マスク層の一部または全部を除去し、エッチング残渣が付着し得る表面を清浄化する工程と、 (オ)前記化学的に処理した積層を覆って前記半導体基板上に層間絶縁層を形成する工程と、 を含む半導体装置の製造方法。

IPC (5件)：

H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 21/8246 ( 200 6.01) ,  H01L 27/105 ( 200 6.01) ,  H01L 21/3213 ( 200 6.01)

FI (4件)：

H01L 27/10 651 ,  H01L 27/10 444 B ,  H01L 27/10 621 C ,  H01L 21/88 C

引用特許：

審査官引用 (3件)

• 集積回路キャパシタ及びメモリ
  公報種別：公開公報   出願番号：特願平10-184477   出願人：テキサスインスツルメンツインコーポレイテツド
• 表面処理方法および洗浄装置
  公報種別：公開公報   出願番号：特願平10-346817   出願人：株式会社神戸製鋼所
• 特開昭59-016978