特許
J-GLOBAL ID：201103083587267434
半導体集積回路装置の製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願平11-187450
公開番号（公開出願番号）：特開2001-015712
特許番号：特許第3998373号
出願日： 1999年07月01日
公開日（公表日）： 2001年01月19日
請求項（抜粋）：
【請求項1】 以下の工程を含む半導体集積回路装置の製造方法;
(a)半導体基板の主面上に第1導電膜を形成し、前記第1導電膜の上部に第1絶縁膜を形成した後、前記第1絶縁膜に溝またはスルーホールを形成して前記第1導電膜を露出する工程、
(b)前記溝またはスルーホールの内部および前記第1絶縁膜の上部に、前記溝またはスルーホールを通じて前記第1導電膜に電気的に接続される第2導電膜を形成する工程、
(c)前記第2導電膜をフォトレジスト膜で覆った後、前記フォトレジスト膜に露光光を照射することによって、少なくとも前記溝またはスルーホールの外部の前記フォトレジスト膜および前記溝またはスルーホールに埋め込まれた上部のフォトレジスト膜を露光する工程、
(d)前記フォトレジスト膜の露光部を除去し、前記溝またはスルーホールの内部に前記フォトレジスト膜の未露光部を残す工程、
(e)前記未露光部のフォトレジスト膜で覆われていない領域の前記第2導電膜を除去することによって、前記溝またはスルーホールの内部に前記第2導電膜を残す工程、
(f)前記溝またはスルーホールの内部の前記フォトレジスト膜を除去し、前記溝またはスルーホールの内部に露出した前記第2導電膜の表面に第3導電膜を選択成長させることによって、前記溝またはスルーホールの内部に前記第3導電膜を埋め込む工程。
IPC (4件)：
H01L 21/768 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
H01L 21/90 A
, H01L 21/28 L
, H01L 27/10 621 C
, H01L 27/10 621 Z
