特許
J-GLOBAL ID：201103083656132317
半導体装置の製造方法及びキャパシタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-115538
公開番号（公開出願番号）：特開2000-294752
特許番号：特許第3334672号
出願日： 1999年04月22日
公開日（公表日）： 2000年10月20日
請求項（抜粋）：
【請求項1】 半導体基板の一つの拡散領域に接続されるように形成されるキャパシタを備えた半導体装置の製造方法であって、第1導電型半導体基板に選択的に第2導電型拡散領域を形成する拡散領域形成工程と、前記拡散領域に接続されるように前記キャパシタを構成する下部電極を形成する下部電極形成工程と、前記下部電極上に酸素欠損のある第1絶縁膜を成膜する第1成膜工程と、前記第1絶縁膜上に酸素欠損の少ない第2絶縁膜を成膜する第2成膜工程とからなる前記キャパシタを構成する容量絶縁膜を順次に成膜する容量絶縁膜成膜工程と、前記半導体基板を酸化性雰囲気中で熱処理して前記第1絶縁膜の少なくとも一部分を酸素欠損の少ない絶縁膜に変質させて、該絶縁膜を前記下部電極に対する酸化抑制膜として機能させる半導体基板熱処理工程と、前記容量絶縁膜上に前記キャパシタを構成する上部電極を形成する上部電極形成工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8242
, H01L 21/822
, H01L 27/04
, H01L 27/108
H01L 27/10 621 C
, H01L 27/04 C
, H01L 27/10 651
