特許
J-GLOBAL ID：201103084122666576

光半導体装置およびその製造方法

発明者：
竹内 辰也

竹内 辰也 について

, 
長谷川 太郎

長谷川 太郎 について


出願人/特許権者：
住友電工デバイス・イノベーション株式会社

住友電工デバイス・イノベーション株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2011-057014
公開番号（公開出願番号）：特開2011-249766
出願日： 2011年03月15日
公開日（公表日）： 2011年12月08日
要約：
【課題】リークパスが狭窄化された光半導体装置およびその製造方法を提供する。【解決手段】光半導体装置の製造方法は、一導電型半導体基板10上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層に対してメサ構造を形成する工程と、前記メサ構造の両側を前記活性層より高い位置で埋込む第1埋込層50を成長する工程と、前記メサ構造の上面の両側に位置する前記反対導電型クラッド層に対してエッチングを施し、前記メサ構造の上面よりも低い面を形成する工程と、前記エッチングにより形成された低い面および前記第1埋込層上に一導電型の第2埋込層60を成長する工程と、を含む。【選択図】図3
請求項（抜粋）：
一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層に対してメサ構造を形成する工程と、 前記メサ構造の両側を前記活性層より高い位置で埋込む第1埋込層を成長する工程と、 前記メサ構造の上面の両側に位置する前記反対導電型クラッド層に対してエッチングを施し、前記メサ構造の上面よりも低い面を形成する工程と、 前記エッチングにより形成された低い面および前記第1埋込層上に一導電型の第2埋込層を成長する工程と、を含むことを特徴とする光半導体装置の製造方法。
IPC (2件)：
H01S 5/227 ,  H01S 5/323
FI (2件)：
H01S5/227 ,  H01S5/323
Fターム (5件)：
5F173AA26 ,  5F173AA48 ,  5F173AF92 ,  5F173AP45 ,  5F173AR24
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM