特許

J-GLOBAL ID：201103085350653430

半導体装置の作製方法

発明者： 山崎 舜平
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-094895
公開番号（公開出願番号）：特開2011-243971
出願日： 2011年04月21日
公開日（公表日）： 2011年12月01日
要約：

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。【解決手段】酸化物半導体膜を有するボトムゲート構造のトランジスタの作製工程において、熱処理による脱水化または脱水素化処理、及び酸素ドープ処理を行う。熱処理による脱水化または脱水素化処理を行った酸化物半導体膜を含み、且つ、作製工程において酸素ドープ処理されたトランジスタは、バイアス-熱ストレス試験(BT試験)前後においてもトランジスタのしきい値電圧の変化量が低減できており、信頼性の高いトランジスタとすることができる。【選択図】図1

請求項（抜粋）：

ゲート電極層を形成し、 前記ゲート電極層上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上の前記ゲート電極層と重畳する領域に酸化物半導体膜を形成し、 前記酸化物半導体膜に熱処理を行って、前記酸化物半導体膜中の水素原子を除去し、 前記酸化物半導体膜と電気的に接続するソース電極層及びドレイン電極層を形成し、 前記酸化物半導体膜、前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体膜に接して絶縁膜を形成し、 前記絶縁膜に酸素ドープ処理を行って、前記絶縁膜に酸素原子を供給する半導体装置の作製方法。

IPC (6件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 ,  H01L 51/50 ,  G09F 9/30 ,  G09F 9/00

FI (9件)：

H01L29/78 619A ,  H01L29/78 618B ,  H01L29/78 627F ,  H01L29/78 617T ,  H01L29/78 617U ,  G02F1/1368 ,  H05B33/14 A ,  G09F9/30 338 ,  G09F9/00 338

Fターム (109件)：

2H092GA50 ,  2H092JA26 ,  2H092JA29 ,  2H092JA36 ,  2H092JB57 ,  2H092KA08 ,  2H092KA10 ,  2H092KA12 ,  2H092MA05 ,  2H092MA08 ,  2H092MA13 ,  2H092MA18 ,  2H092MA19 ,  2H092MA29 ,  2H092NA17 ,  2H092NA24 ,  2H092QA07 ,  2H092QA13 ,  2H092QA14 ,  3K107AA01 ,  3K107BB01 ,  3K107CC21 ,  3K107EE04 ,  3K107HH05 ,  5C094AA31 ,  5C094BA03 ,  5C094BA27 ,  5C094BA43 ,  5C094BA75 ,  5C094DA13 ,  5C094FB14 ,  5C094GB10 ,  5C094HA08 ,  5F110AA14 ,  5F110BB02 ,  5F110BB10 ,  5F110CC03 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF28 ,  5F110FF30 ,  5F110FF36 ,  5F110GG01 ,  5F110GG22 ,  5F110GG25 ,  5F110GG35 ,  5F110GG43 ,  5F110GG57 ,  5F110GG58 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK42 ,  5F110HL01 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL07 ,  5F110HL11 ,  5F110NN03 ,  5F110NN04 ,  5F110NN12 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN27 ,  5F110NN33 ,  5F110NN34 ,  5F110NN36 ,  5F110NN40 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ02 ,  5F110QQ09 ,  5F110QQ16 ,  5G435AA14 ,  5G435BB05 ,  5G435BB12 ,  5G435KK05 ,  5G435LL04 ,  5G435LL07 ,  5G435LL08

引用特許：

審査官引用 (3件)

• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願2009-178356   出願人：株式会社半導体エネルギー研究所
• 薄膜トランジスタの製法
  公報種別：公開公報   出願番号：特願2006-236828   出願人：財団法人高知県産業振興センター, カシオ計算機株式会社
• 薄膜電界効果型トランジスタ
  公報種別：公開公報   出願番号：特願2009-159841   出願人：富士フイルム株式会社