特許
J-GLOBAL ID:200903012493225697
薄膜トランジスタの製法
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
清原 義博
公報種別:公開公報
出願番号(国際出願番号):特願2006-236828
公開番号(公開出願番号):特開2008-060419
出願日: 2006年08月31日
公開日(公表日): 2008年03月13日
要約:
【課題】 酸化物半導体薄膜層上に絶縁膜を形成した積層構造において、該酸化物半導体薄膜表面の構成元素の脱離や還元による欠陥の増大を抑制する。それにより、リーク電流の増大等の弊害を抑制することができる薄膜トランジスタの製法を提供することを解決課題とする。加えて、酸化物半導体薄膜層とゲート絶縁膜の界面特性を良好にする。それにより、リーク電流がさらに抑制された、信頼性に優れた薄膜トランジスタの製法を提供することも解決課題とする。【解決手段】 基板上に酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程と、該酸化物半導体薄膜層上に第一絶縁膜を形成する工程と、該第一絶縁膜上に第二絶縁膜を形成する工程を有する薄膜トランジスタの製法において、前記第二絶縁膜を成膜する前に、第一絶縁膜を酸化することを特徴とする薄膜トランジスタの製法である。【選択図】 図3
請求項(抜粋):
基板上に酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程と、該酸化物半導体薄膜層上に第一絶縁膜を形成する工程と、該第一絶縁膜上に第二絶縁膜を形成する工程を有する薄膜トランジスタの製法において、前記第二絶縁膜を成膜する前に、第一絶縁膜を酸化することを特徴とする薄膜トランジスタの製法。
IPC (6件):
H01L 29/786
, H01L 21/336
, H01L 21/28
, H01L 21/283
, H01L 29/423
, H01L 29/49
FI (7件):
H01L29/78 617U
, H01L29/78 618B
, H01L29/78 627B
, H01L29/78 619A
, H01L21/28 301B
, H01L21/283 B
, H01L29/58 G
Fターム (46件):
4M104AA03
, 4M104AA09
, 4M104BB13
, 4M104BB14
, 4M104DD37
, 4M104EE03
, 4M104EE12
, 4M104GG09
, 4M104GG20
, 5F110AA01
, 5F110AA06
, 5F110BB01
, 5F110CC05
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD11
, 5F110EE04
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF12
, 5F110FF30
, 5F110FF36
, 5F110GG01
, 5F110GG25
, 5F110GG32
, 5F110GG35
, 5F110GG45
, 5F110HK02
, 5F110HK04
, 5F110HK07
, 5F110HK21
, 5F110HK33
, 5F110HL07
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110NN40
, 5F110NN72
, 5F110QQ09
引用特許: