特許
J-GLOBAL ID：201103086029384512

入出力インタフェース回路、入出力インタフェース、および入出力インタフェース回路を有する半導体装置

発明者：
柳下 良昌

柳下 良昌 について

, 
内田 敏也

内田 敏也 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 古谷 史旺
公報種別：特許公報
出願番号（国際出願番号）：特願2000-340661
公開番号（公開出願番号）：特開2002-152029
特許番号：特許第3721069号
出願日： 2000年11月08日
公開日（公表日）： 2002年05月24日
請求項（抜粋）：
【請求項1】 複数の論理値にそれぞれ対応して出力電流を生成する電流発生部と、 前記電流発生部に使用される素子と同一または等価の素子を使用して出力側基準電流を生成する基準電流発生部とを送信側に備え、 複数の参照電流を生成する参照電流発生部と、 前記参照電流と前記出力電流とをそれぞれ比較する複数の電流比較部と、 前記基準電流発生部と同一または等価に構成され、入力側基準電流を生成するダミー電流発生部と、 前記出力側基準電流および前記入力側基準電流の差に基づいて前記参照電流発生部を制御し、前記参照電流の値を補正する補正部とを受信側に備え、 前記電流比較部での比較結果に基づいて、前記受信側で前記論理値を復元し、 前記送信側と前記受信側とは、それぞれ別のデバイスに形成されていることを特徴とする入出力インタフェース回路。
IPC (3件)：
H03K 19/0175 ,  G06F 3/00 ,  H03K 19/20
FI (4件)：
H03K 19/00 101 F ,  G06F 3/00 H ,  H03K 19/20 101 ,  H03K 19/00 101 K
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM