特許
J-GLOBAL ID：201103086823680576
イベント型半導体テストシステム
発明者：
,
,
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-295463
公開番号（公開出願番号）：特開2001-124836
特許番号：特許第3435133号
出願日： 2000年09月25日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：
【請求項1】 テスト信号を被試験デバイスに供給し、その被試験デバイスの出力信号をストローブ信号のタイミングで検証することにより、被試験デバイスの評価をするためのテストシステムにおいて、基準クロック周期の整数倍データと基準クロック周期の端数データとで形成されるタイミングデータを格納するイベントメモリを有し、そのタイミングデータは予め定めた基準時点と現在のイベントとの間の時間差であり、上記タイミングデータを読み出すために、上記イベントメモリをアクセスするためのアドレスデータを発生するアドレスシーケンサと、上記基準クロックの上記整数倍だけ遅延したイベントスタート信号を発生するためのタイミング・カウント・ロジック部と、上記イベントメモリと上記タイミング・カウント・ロジック部との間に設けられ、上記イベントメモリからの圧縮されたイベントデータを復元して上記タイミング・カウント・ロジック部に供給するためのデコンプレッション・ユニットと、そのタイミング・カウント・ロジック部からのイベントスタート信号と上記端数データを基にして、各イベントを形成し、これにより上記テスト信号やストローブ信号を発生するためのイベント発生ユニットと、テストプログラムを介してイベント型テストシステムの全体動作を制御するホストコンピュータと、により構成され、テストサイクルあるいはテストレートと称される時間区分を用いないで上記テスト信号やストローブ信号を形成することを特徴とするイベント型テストシステム。
IPC (2件)：
G01R 31/3183
, G01R 31/28
G01R 31/28 Q
, G01R 31/28 H
