特許
J-GLOBAL ID:201103088235065159

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人池内・佐藤アンドパートナーズ
公報種別:特許公報
出願番号(国際出願番号):特願2001-178120
公開番号(公開出願番号):特開2002-367390
特許番号:特許第3623756号
出願日: 2001年06月13日
公開日(公表日): 2002年12月20日
請求項(抜粋):
【請求項1】メモリセルの制御ゲートがワード線に接続され、ドレインがビット線に接続され、ソースがソース線に接続され、前記メモリセルは複数のワード線と複数のビット線の交差箇所にマトリクス状に配置され、データを格納するメモリセルユニットが同一のビット線に接続され、且つ異なるワード線に接続された複数の前記メモリセルから構成されたメモリセルアレイと、前記データの読み出し動作時に、前記メモリセルユニットに接続された複数の前記ワード線を多重選択して、前記メモリセルユニットを構成する前記複数のメモリセルを選択状態にするワード線選択部と、ダミーセルの制御ゲートがダミーワード線に接続され、ドレインがダミービット線に接続され、ソースがダミーソース線に接続され、前記ダミービット線にリファレンス電圧を生成するダミーセルユニットが同一のダミービット線に接続され、且つ異なるダミーワード線に接続された複数の前記ダミーセルから構成されたダミーセルアレイと、前記データの読み出し動作時に、前記ダミーセルユニットに接続された複数の前記ダミーワード線を多重選択して、前記複数のダミーセルを活性化状態にするダミーワード線選択部とを備えたことを特徴とする不揮発性半導体記憶装置。
IPC (3件):
G11C 16/06 ,  G11C 16/02 ,  G11C 16/04
FI (9件):
G11C 17/00 633 A ,  G11C 17/00 624 ,  G11C 17/00 612 F ,  G11C 17/00 612 B ,  G11C 17/00 611 A ,  G11C 17/00 613 ,  G11C 17/00 611 G ,  G11C 17/00 634 C ,  G11C 17/00 633 B
引用特許:
審査官引用 (2件)

前のページに戻る