特許

J-GLOBAL ID：201103089111754572

半導体記憶装置

発明者： 森川 佳直
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：特許公報
出願番号（国際出願番号）：特願平11-193786
公開番号（公開出願番号）：特開2001-024070
特許番号：特許第3393600号
出願日： 1999年07月07日
公開日（公表日）： 2001年01月26日
請求項（抜粋）：

【請求項1】 半導体基板と、該半導体基板上に平行に配列された複数のワード線と、該各ワード線に沿って配列された複数のメモリセルと、該半導体基板上に該各ワード線と交差する様にかつ相互に平行に配置された複数列の導電領域である複数の副ビット線と、該各副ビット線と平行に配置された複数列の導電線である複数の主ビット線と、該各ワード線と平行に配置された複数のバンク選択線と、該各バンク選択線に沿って配列され、該各副ビット線に接続された複数のバンク選択トランジスタと、該各主ビット線毎に設けられ、主ビット線と1組の各副ビット線のバンク選択トランジスタ間を接続する複数の補助導電領域とを備え、該各バンク選択トランジスタの形状は、同一であり、該各補助導電領域は、主ビット線に接続される中央部と、1組の各副ビット線のバンク選択トランジスタに接続される四つの枝部とを含む変形H型であり、該各補助導電領域の四つの枝部のうちの二つの枝部は、他の二つの枝部よりも短くなっており、該各補助導電領域の枝部と該各副ビット線とを接続する各バンク選択トランジスタのチャネル領域は、該チャネル領域の幅が、隣接する一対のバンク選択線間に、該各副ビット線に対して平行に突出するように形成されている半導体記憶装置。

IPC (3件)：

H01L 21/8246 ,  G11C 17/08 ,  H01L 27/112

FI (2件)：

H01L 27/10 433 ,  G11C 17/00 301 A

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-218705   出願人：日本電気株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-149615   出願人：シャープ株式会社