特許
J-GLOBAL ID：201103089837057510
半導体集積回路装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願2000-249675
公開番号（公開出願番号）：特開2002-170940
特許番号：特許第4150154号
出願日： 2000年08月21日
公開日（公表日）： 2002年06月14日
請求項（抜粋）：
【請求項1】 半導体基板の主面に形成されたソース領域、ドレイン領域およびゲート電極を含むメモリセル選択用のMISFETと、
前記MISFETの上部に形成され、接続孔を有する絶縁膜と、
前記絶縁膜上に形成された下部電極と、前記下部電極の表面に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とによって構成される容量素子と、
前記接続孔の内部に形成され、前記MISFETのソース領域またはドレイン領域のいずれか一方と前記容量素子の下部電極とを電気的に接続するためのシリコンプラグとを有し、
前記下部電極は、Ru膜で構成され、
前記シリコンプラグの表面にRuシリサイド層が形成され、
前記下部電極を構成する前記Ru膜と前記Ruシリサイド層との間には、前記誘電体膜の酸化処理時に前記Ruシリサイド層の酸化を防止するためのRuシリコンナイトライド層が形成されていることを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
H01L 27/10 621 C
, H01L 27/10 651
, H01L 27/10 681 F
