特許

J-GLOBAL ID：201103089886663905

半導体集積回路装置

発明者： 増田 弘生 ,  佐藤 久子 ,  中村 高秀 ,  常野 克己 ,  市川 仁子 ,  池田 隆英 ,  夏秋 信義 ,  三谷 真一郎
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願平5-277034
公開番号（公開出願番号）：特開平7-131025
特許番号：特許第3488730号
出願日： 1993年11月05日
公開日（公表日）： 1995年05月19日
請求項（抜粋）：

【請求項1】 第1ゲート電極を有する第1MIS・FETの一対の拡散層の一方と第2ゲート電極を有する第2MIS・FETの一対の拡散層の一方が共有され、前記第1MIS・FETの他方の拡散層は、第1電極と第1絶縁膜と第2電極とで構成された第1キャパシタの第1電極と接続され、前記第2MIS・FETの他方の拡散層は、第3電極と第2絶縁膜と第4電極とで構成された第2キャパシタの第3電極と接続され、前記第1MIS・FETと前記第2MIS・FETとの下部に第3絶縁膜が形成されている半導体集積回路装置において、同一導電型の前記第1MIS・FETと前記第2MIS・FETのしきい値電圧を制御するための下部電極が、前記第3絶縁膜の下部の前記第1ゲート電極と前記第2ゲート電極に対向する位置に形成されていることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/8242 ,  H01L 27/108

FI (5件)：

H01L 29/78 617 N ,  H01L 29/78 613 B ,  H01L 27/10 621 Z ,  H01L 27/10 625 A ,  H01L 27/10 671 C

引用特許：

出願人引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-184375   出願人：株式会社日立製作所
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-170292   出願人：富士通株式会社
• 特開平4-216667
  

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-184375   出願人：株式会社日立製作所
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-170292   出願人：富士通株式会社
• 特開平4-216667