特許
J-GLOBAL ID:201103091677473532

半導体装置および電子機器

発明者:
出願人/特許権者:
代理人 (1件): 井上 一 (外2名)
公報種別:特許公報
出願番号(国際出願番号):特願2000-198143
公開番号(公開出願番号):特開2001-076483
特許番号:特許第3365404号
出願日: 2000年06月30日
公開日(公表日): 2001年03月23日
請求項(抜粋):
【請求項1】 複数のメモリセルおよび複数のワード線を含むメモリセルアレイを備え、前記ワード線の電位変化により、前記メモリセルの選択および非選択の制御がなされる、半導体装置であって、前記メモリセルは、n型アクセストランジスタと、セルプレートを有するキャパシタと、を含み、前記キャパシタからのデータを増幅するセンスアンプを有し、前記セルプレートには、所定の電位が印加され、前記メモリセルの選択期間における前記セルプレート電位は、第1電位であり、前記メモリセルの非選択期間における前記セルプレート電位は、第1電位より大きい第2電位であり、前記ワード線の電位変化により、前記セルプレート電位の切り替え制御がなされ、前記セルプレートが第2電位から第1電位に変わるタイミングは、前記ワード線が前記メモリセルの選択を開始するタイミングより遅くされ、前記セルプレートが第2電位から第1電位にかわるタイミングまでに、前記センスアンプが前記キャパシタからのデータをラッチする、半導体装置。
IPC (1件):
G11C 11/404
FI (1件):
G11C 11/34 352 D
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る