特許
J-GLOBAL ID：201103092640230474
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 強
公報種別：特許公報
出願番号（国際出願番号）：特願平11-295281
公開番号（公開出願番号）：特開2001-118844
特許番号：特許第4232292号
出願日： 1999年10月18日
公開日（公表日）： 2001年04月27日
請求項（抜粋）：
【請求項1】 下地層上に金属膜を積層する成膜工程を含んだ半導体装置の製造方法において、
前記金属膜は、前記下地層に形成される薄膜抵抗体とその電極膜との間および前記下地層と前記電極膜との間で前記下地層に接した状態に形成されるバリアメタルとして形成され、
前記下地層に気体発生成分が含まれる場合に、前記薄膜抵抗の形成後であって前記金属膜の成膜工程に先立って、前記下地層に含まれる気体発生成分を除去する脱気処理工程を設けたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/3205 ( 200 6.01)
, H01L 23/52 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
H01L 21/88 B
, H01L 21/88 R
, H01L 21/28 A
