特許
J-GLOBAL ID：201103093645908076
デルタシグマAD変換器
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2010-117959
公開番号（公開出願番号）：特開2011-249893
出願日： 2010年05月24日
公開日（公表日）： 2011年12月08日
要約：
【課題】ダブルサンプル技術を用いたデルタシグマAD変換器において、積分器のDA変換器に用いる素子の製造偏差、および製造偏差により生じるオペアンプの入力オフセット電圧により、量子化雑音が増加する問題を解決する。【解決手段】デルタシグマAD変換器を構成する積分器に、1クロック周期に2回のディジタル-アナログ変換を行うスイッチトキャパシタ回路のDA変換器を設け、且つ前記の積分器を構成するオペアンプにオペアンプへの入力信号を変調するチョッパ回路とオペアンプの出力信号を復調するチョッパ回路を設け、前記のチョッパ回路を前記のDA変換器に入力する信号によって生成する信号で切り替える。【選択図】 図13
請求項（抜粋）：
入力アナログ信号とディジタル-アナログ変換器の出力信号との差分を積分する積分器を1つ以上有するループフィルタと、前記のループフィルタの出力を1クロック周期に2回ディジタル化する量子化器と、前記の量子化器の出力をディジタル信号として出力するともに、前記のディジタル信号をアナログ信号に変換して積分器に帰還する前記のディジタル-アナログ変換器を有し、前記のディジタル-アナログ変換器は1クロック周期に2回の変換を行うスイッチトキャパシタ回路であり、また、前記の積分器のうち少なくとも1つは全差動回路で、入力アナログ信号をサンプルするための入力回路と、オペアンプと、積分容量を有し、前記のオペアンプへの入力信号を変調するチョッパ回路と前記のオペアンプの出力信号を復調するチョッパ回路を有し、前記のチョッパ回路は前記のディジタル-アナログ変換器に入力する信号によって生成する信号で切り替え動作する事を特徴とするデルタシグマAD変換器
IPC (1件)：
FI (1件)：
Fターム (8件)：
5J064AA01
, 5J064BA03
, 5J064BC06
, 5J064BC07
, 5J064BC10
, 5J064BC13
, 5J064BC25
, 5J064BD01
