特許
J-GLOBAL ID:201103094364211102
PLL回路
発明者:
出願人/特許権者:
代理人 (1件):
谷 義一
公報種別:特許公報
出願番号(国際出願番号):特願2000-391495
公開番号(公開出願番号):特開2002-198806
特許番号:特許第4555462号
出願日: 2000年12月22日
公開日(公表日): 2002年07月12日
請求項(抜粋):
【請求項1】 入力信号とPLL出力信号を入力して、該入力信号と該PLL出力信号との位相を比較する位相比較器と、
前記入力信号と前記PLL出力信号を入力して、該入力信号と該PLL出力信号との周波数を比較する周波数比較器と、
前記周波数比較器の出力を入力するループフィルタと、
前記ループフィルタの出力を入力してV-I変換するGmセル回路と、
前記位相比較器の出力と前記Gmセル回路の出力を入力して前記PLL出力信号を生成する電流制御発振器とを具備することを特徴とするPLL回路において、
前記ループフィルタはR-Cループフィルタであり、
前記位相比較器の電流ゲインをki1、前記周波数比較器の電流ゲインをki2、前記電流制御発振器の周波数ゲインをkico、前記Gmセル回路のV-I変換ゲインをgm、前記R-Cループフィルタの抵抗の抵抗値をR、前記R-Cループフィルタの容量の容量値をC、としたときに、伝達関数H(s)が、
H(s)=A/2π・((s+ω)/s)・kico/s
ここで、
A=ki1+ki2・gm・R
ω=1/(((ki1/ki2・gm)+R)・C)
であり、
前記周波数比較器の電流ゲインki2が前記位相比較器の電流ゲインki1よりも大きいことを特徴とするPLL回路。
IPC (3件):
H03L 7/087 ( 200 6.01)
, H03L 7/089 ( 200 6.01)
, H03L 7/099 ( 200 6.01)
FI (3件):
H03L 7/08 P
, H03L 7/08 D
, H03L 7/08 F
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る