特許
J-GLOBAL ID：201103094837915528
DMAコントローラ回路
発明者：
出願人/特許権者：
代理人 (3件)：
机 昌彦
, 工藤 雅司
, 谷澤 靖久
公報種別：特許公報
出願番号（国際出願番号）：特願平11-323658
公開番号（公開出願番号）：特開2001-142840
特許番号：特許第3838830号
出願日： 1999年11月15日
公開日（公表日）： 2001年05月25日
請求項（抜粋）：
【請求項1】 CPUとメモリに接続され、ローカルバス上のデバイスから前記メモリに対してダイレクトメモリアクセス(DMA)を行うDMAコントローラ回路において、
前記CPUからのメモリアクセスのアドレスを保持する手段と、前記CPUのメモリアクセスとDMAのアクセスのアドレスを比較する比較手段を備え、前記アドレスの比較を、CPUからのアクセス中は、DMAのリクエストが発生していることを示すリクエスト検出信号が有効である時のみ行い、DMAのアクセス中は常に行い、前記CPUのメモリアクセスとDMAのアクセスのアドレスが一致しない場合に、前記メモリに対するプリチャージコマンドの発行をスタートフラグの前に行い、一致する場合には前記プリチャージコマンドを発行せず、
前記CPUをDMAのアクセス中にホールドすることなく、CPUからのアクセスを受け付けておいて、ウエイトさせることを特徴とするDMAコントローラ回路。
IPC (4件)：
G06F 13/28 ( 200 6.01)
, G06F 12/02 ( 200 6.01)
, G06F 13/18 ( 200 6.01)
, G06F 13/362 ( 200 6.01)
G06F 13/28 310 C
, G06F 12/02 590 B
, G06F 13/18 510 A
, G06F 13/362 510 D
