特許
J-GLOBAL ID：201103097809248183
半導体メモリ装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：特許公報
出願番号（国際出願番号）：特願平11-100694
公開番号（公開出願番号）：特開2000-294749
特許番号：特許第3296324号
出願日： 1999年04月07日
公開日（公表日）： 2000年10月20日
請求項（抜粋）：
【請求項1】 半導体基板の表面に拡散層及びゲート電極を形成する工程と、半導体基板の表面上に層間絶縁膜を形成する工程と、この層間絶縁膜に容量セル用溝と上部電極コンタクト用溝を同時に形成する工程と、前記容量セル用溝と前記上部電極コンタクト用溝の底面及び側面に導電物質を形成して夫々下部電極と第1導電層を形成する工程と、前記容量セル用溝の前記下部電極の内側面及び底面上に容量絶縁膜を形成する工程と、前記容量セル用溝と上部電極コンタクト用溝内に導電物質を形成して夫々上部電極と第2導電層を形成すると共に、上部電極と第2導電層とを接続する上部電極延出部を同時に形成する工程と、前記上部電極コンタクト用溝内を絶縁物質で埋め込む工程と、前記上部電極コンタクト用溝内の絶縁物質と層間絶縁膜に夫々上部電極用コンタクトホールと下部電極用コンタクトホールを同時に形成する工程と、前記上部電極用コンタクトホールと下部電極用コンタクトホール内に導電物質を埋め込んで上部電極コンタクト及び下部電極コンタクトを形成する工程とを有することを特徴とする半導体メモリ装置の製造方法。
IPC (3件)：
H01L 21/8242
, H01L 21/768
, H01L 27/108
H01L 27/10 681 C
, H01L 21/90 C
, H01L 27/10 621 C
