文献

J-GLOBAL ID：201202207034636665   整理番号：12A1500706

マイクロコントローラに及ぼす間欠的な欠陥の影響調査

Studying the effects of intermittent faults on a microcontroller

著者 (5件)： GIL-TOMAS Daniel (Grupo de Sistemas Tolerantes a Fallos (GSTF), Instituto ITACA, Univ. Politecnica de Valencia, ESP) ,  GRACIA-MORAN Joaquin (Grupo de Sistemas Tolerantes a Fallos (GSTF), Instituto ITACA, Univ. Politecnica de Valencia, ESP) ,  BARAZA-CALVO J.-carlos (Grupo de Sistemas Tolerantes a Fallos (GSTF), Instituto ITACA, Univ. Politecnica de Valencia, ESP) ,  SAIZ-ADALID Luis-j. (Grupo de Sistemas Tolerantes a Fallos (GSTF), Instituto ITACA, Univ. Politecnica de Valencia, ESP) ,  GIL-VICENTE Pedro-j. (Grupo de Sistemas Tolerantes a Fallos (GSTF), Instituto ITACA, Univ. Politecnica de Valencia, ESP)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 52  号： 11  ページ： 2837-2846  発行年： 2012年11月 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： CMOS技術がナノメータ範囲に縮小するに連れて,設計者は,欠陥タイプの増加する数と変化に取り組まねばならない。特に,間欠欠陥は,現代のVLSI回路において,重要な問題であることが予期されている。特別なエージング機構とともに,製造プロセス,製造残留物およびパラメータ変化の複雑さがこのような欠陥の存在を増す。この研究は商用マイクロコントローラの挙動に及ぼす間欠欠陥の影響のケーススタディについて述べた。徹底的な信頼性評価を実行するために,用いられた方法はVHDLベース欠陥注入技術にある。このような方法で,一連のロジックとレジスタ遷移抽出レベルでの間欠陥モデルを生成し,システムのモデルであるVHDL中に注入した。シミュレーショントレースから,故障の発生と潜在的なエラーを記録した。間欠欠陥の影響も,過渡及び永久欠陥を注入した時に得られた影響と比較した。最後に,若干の注入実験を,RISCマイクロプロセッサにおいて再現し,マイクロコントローラのそれらと比較した。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *マイクロコントローラ ,  *CMOS構造 ,  超LSI ,  *時効処理 ,  生産工程 ,  欠陥検査 ,  *信頼性 ,  VHDL ,  マイクロプロセッサ ,  ナノ構造 ,  *半導体プロセス ,  変動 ,  RISCマシン
準シソーラス用語： エージング【時効】 ,  製造プロセス ,  プロセス変動

分類 (1件)： その他のディジタル計算機方式  (JC02050G)

タイトルに関連する用語 (4件)： マイクロコントローラ ,  間欠 ,  欠陥 ,  調査