文献
J-GLOBAL ID:201202219986256309   整理番号:12A1145269

高性能縦型トランジスタ向けのシリコン基板上III-V族ナノワイヤチャネル

A III-V nanowire channel on silicon for high-performance vertical transistors
著者 (4件):
資料名:
巻: 488  号: 7410  ページ: 189-192  発行年: 2012年08月09日 
JST資料番号: D0193B  ISSN: 0028-0836  資料種別: 逐次刊行物 (A)
記事区分: 短報  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
シリコントランジスタは,10年後に,新しいゲート構造,チャネル材料,スイッチング機構を持つと予想されている。トランジスタのスケーリング技術は,高いオフ状態リーク電流や短チャネル効果といったトランジスタの微細化に固有の問題を回避するために,すでにゲート構造については,二次元ゲート構造から,フィンゲート電界効果トランジスタに用いられる三次元ゲート構造に移行している。さらに現在では,電子移動度が高く,ゲート絶縁膜と高品質界面を形成できるようなIII-V族化合物半導体,特にInGaAsを用いたプレーナー(平面)構造やフィン構造が,シリコン基板上の代替高速チャネル材料として研究されている。しかし,シリコン上のInGaAsチャネルを用いたサラウンディング・ゲート・トランジスタ(ナノワイヤチャネル全面をゲート電極で包囲することで最良のゲート制御性を実現できる構造)については,シリコン基板上にInGaAs自立ナノ構造を集積することが困難であったため,十分に研究されていない。今回我々は,バッファー技術を用いることなく,シリコン基板上にInGaAs垂直自立ナノワイヤを位置制御して成長させ,チャネルとして,このInGaAsナノワイヤおよびInGaAs/InP/InAlAs/InGaAsコア・マルチシェルナノワイヤを用いたサラウンディング・ゲート・トランジスタを実証したことを報告する。コア・マルチシェルナノワイヤチャネルを用いたサラウンディング・ゲート・トランジスタは,六角柱構造の6つの側面にそれぞれ高移動度トランジスタ構造を持ち,良好なゲート制御性を維持しながら,非常に高いオン電流と相互コンダクタンスを示している。これらのデバイスは,次世代電界効果トランジスタのための縦型トランジスタの開発への新たな道を開くものであり,シリコンプラットフォーム上でのワイヤレスネットワークの構成要素として役立つ可能性がある。Copyright Nature Publishing Group 2012
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 

前のページに戻る