GaN系メサ型およびプレーナ型へテロ構造電界効果トランジスタにおけるゲート漏れ電流

KOVAC J.; SATKA A.; CHVALA A.; DONOVAL D.; KORDOS P.; KORDOS P.; DELAGE S.

文献

J-GLOBAL ID：201202224015859795 整理番号：12A0835022

GaN系メサ型およびプレーナ型へテロ構造電界効果トランジスタにおけるゲート漏れ電流

Gate leakage current in GaN-based mesa- and planar-type heterostructure field-effect transistors

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=12A0835022&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=12A0835022&from=J-GLOBAL&jstjournalNo=C0530A") }}

著者 (7件)： , , , , , ,
資料名：
巻： 52 号： 7 ページ： 1323-1327 発行年： 2012年07月
JST資料番号： C0530A ISSN： 0026-2714 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：イギリス (GBR) 言語：英語 (EN)

プレーナ型およびメサ型InAlN/GaNヘテロ構造電界効果トランジスタ(HFET)の過剰ゲート漏れ電流を評価する。メサ型HFETのゲート電流はプレーナデバイスのものよりも高く,特に低バイアスの場合に高いことが分かった。輸送機構が異なることを考慮してゲート電流を解析すると,熱イオン電流は同じであるが(即ち,Schottky障壁高さが同じ),プレーナデバイスに比べてメサ型HFETは漏れ成分がかなり高い。メサ型デバイスで観測されたこの付加的電流成分はほぼオーム挙動を示す。電子ビーム誘導電流法を用いた写像により,拡張ゲートコンタクトの下およびメサ側壁の一部の上に位置する電流が増加することを確認した。なお,メサ側壁の一部の上にはゲートコンタクトが配置されている。デバイス構造の二次元シミュレーションにより,ゲート漏れ電流のかなりの部分がGaNバッファ層を貫流することが分かった。これらの結果により,デバイス構造およびレイアウト(即ち,メサ技術よりもむしろイオン打込みでデバイス絶縁を作製したプレーナ構造の使用)の適切な設計が重要であり,また高信頼性の低漏れ電流GaN系HFETを作製するためにGaNバッファの作製が重要であることを強調した。このGaNバッファは半絶縁にするべきである。Copyright 2012 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

, , , , , , , , , , , , , , , , , ,

トランジスタ

, , , , ,

前のページに戻る