文献
J-GLOBAL ID:201202261134575951   整理番号:12A0970454

SOI基板上のメサ分離型標準バルクCMOS素子の絶縁耐圧評価

Breakdown Voltage Evaluation of Mesa-Post-Isolated Standard CMOS Devices
著者 (3件):
資料名:
巻: MSS-12  号: 1-22  ページ: 59-63  発行年: 2012年06月11日 
JST資料番号: L2898B  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
標準的なCMOS回路を絶縁層を埋め込んだシリコン基板(SOI)上に作製し,深掘MEMS後加工によって素子分離することで,島状に点在して完全に絶縁された素子が直列接続された高耐圧回路を作ることができる。本実験では,SOI基板に作製された,公称耐圧が5VのMOSFETアレイチップにポストプロセスを施して,OFF状態のPおよびNチャネルのMOSFETを27個直列接続したものを作製した。この縦積みMOSFETの設計耐圧は5V×27=135Vである。この直列トランジスタのオフ電流-電圧特性測定し,設計耐圧を満足していることを確認した。この結果により,集積化縦積みスイッチ回路が直流に対して高耐圧であることが示された。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス材料 
引用文献 (8件):
もっと見る

前のページに戻る