文献

J-GLOBAL ID：201202262385128489   整理番号：12A0924295

半導体ドレイン層及び狭チャネルメサ幅による縦型InGaAsチャネルMISFETの高電圧利得化

High Open Circuit Voltage Gain in Vertical InGaAs Channel Metal-Insulator-Semiconductor Field-Effect Transistor Using Heavily Doped Drain Region and Narrow Channel Mesa

著者 (5件)： 柏野壮志 (東京工大 大学院理工学研究科) ,  平井準 (東京工大 大学院理工学研究科) ,  池田俊介 (東京工大 大学院理工学研究科) ,  藤松基彦 (東京工大 大学院理工学研究科) ,  宮本恭幸 (東京工大 大学院理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 34(SDM2012 19-42)  ページ： 43-48  発行年： 2012年05月10日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々はヘテロ接合電子ランチャと真性半導体チャネルを有する縦型MISFETの研究を行っている。この構造により7MA/cm²の高電流密度を観測したことを報告しているが,出力コンダクタンスが大きく電圧利得は0.3に満たなかった。今回,出力コンダクタンスを低減するためゲート電極がチャネル全体を覆うよう半導体ドレイン層を設け,同時に23nmの狭チャネルメサを実現した結果に関して報告する。出力コンダクタンスの最大値は2.6S/mmから0.33S/mmに低減され,これにより最大電圧利得は0.3から5.7に向上した。最小サブスレッショルドスロープは650mV/decから134mV/decに改善した。(著者抄録)

シソーラス用語： *MISFET ,  *利得 ,  メサ構造 ,  ヒ化ガリウムインジウム
準シソーラス用語： *電圧利得 ,  InGaAs

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： ドレイン ,  縦型 ,  InGaAs ,  チャネル ,  MISFET ,  高電圧利得