文献

J-GLOBAL ID：201202264896977045   整理番号：12A0772958

0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計

Device-Conscious Circuit Designs for 0.5-V High-Speed Nanoscale CMOS LSIs

著者 (5件)： 小田部晃 (日立 中研) ,  伊藤清男 (日立 中研) ,  竹村理一郎 (日立 中研) ,  土屋龍太 (日立 中研) ,  堀口真志 (ルネサスエレクトロニクス)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 15(ICD2012 1-18)  ページ： 79-84  発行年： 2012年04月16日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 0.5V動作高速CMOS LSIの実現可能性について検討を行った。はじめに,しきい値ばらつきを低減する技術として,完全空乏型MOSトランジスタ(FD MOS)と救済技術について述べる。次に,2種電源・2種しきい値ロジック回路と0.5V6-T SRAM向け昇圧ワード電圧方式を提案し,25nmプレーナFD MOSを用いた評価結果を示す。さらに,プロセス・電圧・温度ばらつきを補正する回路の重要性について述べる。最後に,これらの技術を用いて,従来の1V CMOS LSIに比べて消費電力が1/10である22nm世代の0.5V動作高速CMOS LSIの実現可能性について述べる。(著者抄録)

シソーラス用語： *LSI【IC】 ,  *CMOS構造 ,  高速度 ,  特性 ,  閾値 ,  電圧変動 ,  MOSFET ,  SRAM ,  論理回路 ,  省エネルギー ,  *電圧
準シソーラス用語： デバイス特性 ,  *低電圧

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

引用文献 (15件)：

• ITOH, K. ISSCC Dig., Feb. 2009. 2009, 14
• ITOH, K. IEICE Trans., C. 2010, E93, 3, 216
• TSUCHIYA, R. IEDM Dig., Dec. 2007. 2007, 475
• WU, C. C. IEDM Dig., Dec. 2010. 2010, 600
• CHIARELLA, T. ESSCIRC Dig., Sept. 2009. 2009, 84

タイトルに関連する用語 (4件)： CMOS ,  LSI ,  デバイス特性 ,  回路設計