特許
J-GLOBAL ID：201203003363827330

配線基板及び半導体装置

発明者：
岡田 晃

岡田 晃 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (5件)： 土井 健二 ,  林 恒徳 ,  眞鍋 潔 ,  柏谷 昭司 ,  渡邊 弘一
公報種別：公開公報
出願番号（国際出願番号）：特願2012-084282
公開番号（公開出願番号）：特開2012-138628
出願日： 2012年04月02日
公開日（公表日）： 2012年07月19日
要約：
【課題】 配線基板及び半導体装置に関し、配線基板に加わる応力によるフィルドスタックビアのビア破断を防止する。【解決手段】 導体層と、前記導体層の表面に形成される第1の凸部と、前記導体層上に形成される第1の絶縁層と、前記第1の絶縁層に形成され、前記第1の凸部を露出させる第1の開口部と、前記第1の開口部内に配置され、前記第1の凸部が底部に埋め込まれる第1のフィルドビアと、前記第1の絶縁膜及び前記第1のフィルドビア上に形成される第2の絶縁層と、前記第2の絶縁層に形成される第2の開口部と、前記第2の開口部内に配置され、前記第1のフィルドビアに接続される第2のフィルドビアとを備える。【選択図】 図1
請求項（抜粋）：
導体層と、 前記導体層の表面に形成される第1の凸部と、 前記導体層上に形成される第1の絶縁層と、 前記第1の絶縁層に形成され、前記第1の凸部を露出させる第1の開口部と、 前記第1の開口部内に配置され、前記第1の凸部が底部に埋め込まれる第1のフィルドビアと、 前記第1の絶縁膜及び前記第1のフィルドビア上に形成される第2の絶縁層と、
IPC (2件)：
H05K 3/46 ,  H01L 23/12
FI (3件)：
H05K3/46 N ,  H05K3/46 B ,  H01L23/12 N
Fターム (16件)：
5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA35 ,  5E346AA43 ,  5E346BB02 ,  5E346BB16 ,  5E346CC02 ,  5E346CC08 ,  5E346CC32 ,  5E346DD25 ,  5E346EE31 ,  5E346FF07 ,  5E346FF15 ,  5E346HH07 ,  5E346HH11
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM