帯電体並びにそれを用いた電界効果トランジスタ及びメモリ素子

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2010-280686
公開番号（公開出願番号）：特開2012-129411
出願日： 2010年12月16日
公開日（公表日）： 2012年07月05日
要約：

【課題】フローティングゲートメモリやMNOSメモリのような極薄膜の絶縁層を必要とせず、印刷、塗布でメモリ素子が製造可能となる簡便で、注入電荷量の制御が容易な帯電体、並びにこの帯電体をゲート絶縁膜に用いてFETを作製することにより、閾値電圧制御が可能で、長時間制御された閾値電圧状態を保持可能なFET及びメモリ素子を提供する。【解決手段】電荷注入が生じる電界強度(以降、電荷注入耐圧)および絶縁耐圧がそれぞれECI,HおよびEBHである絶縁体(以下,高電荷注入耐圧材料)と、その電荷注入耐圧ECI,LがECI,L < ECl,Hの関係にある絶縁体(以下、低電荷注入耐圧材料)の二種類の絶縁体を積層した絶縁物で、高電荷注入耐圧材料と低電荷注入耐圧材料のそれぞれに接し離れた2枚の電極にECI,L < |E| < EBH の電界強度で電圧を印加して低電荷注入耐圧材料側から電荷を絶縁体内に注入して帯電させる帯電体。【選択図】図1

請求項（抜粋）：

電荷注入が生じる電界強度(以降、電荷注入耐圧)および絶縁耐圧がそれぞれECI,HおよびEBHである絶縁体(以下,高電荷注入耐圧材料)と、その電荷注入耐圧ECI,LがECI,L < ECl,Hの関係にある絶縁体(以下、低電荷注入耐圧材料)の二種類の絶縁体を積層した絶縁物で、高電荷注入耐圧材料と低電荷注入耐圧材料のそれぞれに接し離れた2枚の電極にECI,L < |E| < EBH の電界強度で電圧を印加して低電荷注入耐圧材料側から電荷を絶縁体内に注入して帯電させることを特徴とする帯電体。

IPC (8件)：

H01L 29/792 , H01L 29/788 , H01L 21/336 , H01L 27/115 , H01L 21/824 , H01L 51/05 , H01L 27/28 , H01L 29/786

FI (10件)：

H01L29/78 371 , H01L27/10 434 , H01L27/10 449 , H01L29/28 100B , H01L29/28 100A , H01L29/78 617U , H01L29/78 617T , H01L29/78 617V , H01L29/78 622 , H01L29/78 613B

Fターム (58件)：

5F083EP17 , 5F083EP23 , 5F083ER02 , 5F083FZ07 , 5F083GA27 , 5F083HA02 , 5F083JA02 , 5F083JA05 , 5F083JA06 , 5F083JA14 , 5F083JA19 , 5F083JA60 , 5F083PR23 , 5F101BA42 , 5F101BB05 , 5F101BC20 , 5F101BD02 , 5F101BD30 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F110AA08 , 5F110BB08 , 5F110CC01 , 5F110CC03 , 5F110CC05 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE08 , 5F110EE30 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF27 , 5F110FF28 , 5F110FF29 , 5F110GG02 , 5F110GG05 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK09 , 5F110HK25 , 5F110QQ06

引用特許：

審査官引用 (4件)

不揮発性半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願2001-093034 出願人：ソニー株式会社
特開平4-318975
記憶素子およびその製造方法
公報種別：公開公報出願番号：特願2004-032911 出願人：日本電信電話株式会社, エヌ・ティ・ティ・アドバンステクノロジ株式会社

全件表示

前のページに戻る