記憶素子およびその製造方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：長尾常明
公報種別：公開公報
出願番号（国際出願番号）：特願2004-032911
公開番号（公開出願番号）：特開2005-228763
出願日： 2004年02月10日
公開日（公表日）： 2005年08月25日
要約：

【課題】高価な材料を用いる必要がなく製造コストを格段に引き下げることができ、データの読み出しが非破壊で、セル面積を小さくでき、将来のスケーリングに永く対応できる記憶素子を提供する。【解決手段】半導体層1に電荷障壁層2、電荷移動層3、ゲート電極4を順次積層しした層構造とする。電荷障壁層2は電荷移動層3中の欠陥密度よりも少ない欠陥密度で、かつ電荷移動層3よりも大きな障壁を持つようにする。ゲート電極4と半導体層1との間に電圧を印加させることにより電荷移動層3中の電荷を移動させる。ゲート電極4に印加した電圧とは反対極性の電荷が電荷移動層3中のゲート電極4の側に、ゲート電極4に印加した電圧と同極性の電荷が電荷移動層中3の半導体層1の側に蓄積することによりMIS型トランジスタの閾値を変化させる。【選択図】図1

請求項（抜粋）：

金属、絶縁膜、半導体からなるMIS型トランジスタ構造を有し、前記絶縁膜が電荷移動層としての機能を持ち、当該電荷移動層中に電荷を保持するとともに、前記金属と前記半導体間に印加された電圧による前記電荷移動層内の電界によって前記電荷が前記電荷移動層中を移動し、前記金属に印加した電圧とは反対極性の電荷が前記電荷移動層中の前記金属の側に、前記金属に印加した前記電圧と同極性の電荷が前記電荷移動層中の前記半導体の側に蓄積することにより前記MIS型トランジスタの閾値を変化させることを特徴とする記憶素子。

IPC (7件)：

H01L21/8242 , H01L21/8247 , H01L27/108 , H01L27/115 , H01L29/788 , H01L29/792 , H01L29/94

FI (4件)：

H01L27/10 321 , H01L29/94 Z , H01L27/10 434 , H01L29/78 371

Fターム (18件)：

5F083AD69 , 5F083EP17 , 5F083EP22 , 5F083EP48 , 5F083EP49 , 5F083JA02 , 5F083JA05 , 5F083JA06 , 5F083JA38 , 5F083JA40 , 5F083PR12 , 5F083PR22 , 5F101BA44 , 5F101BA45 , 5F101BA54 , 5F101BB02 , 5F101BD02 , 5F101BH03

引用特許：

出願人引用 (1件)

半導体装置
公報種別：公開公報出願番号：特願平3-314360 出願人：富士通株式会社

審査官引用 (6件)

電子素子
公報種別：公開公報出願番号：特願平8-332493 出願人：ソニー株式会社
半導体素子およびその製造方法
公報種別：公開公報出願番号：特願2000-167391 出願人：松下電器産業株式会社
不揮発性半導体記憶装置の動作方法
公報種別：公開公報出願番号：特願2000-310475 出願人：ソニー株式会社

全件表示

前のページに戻る