特許
J-GLOBAL ID：201203007172249499

パイプライン・AD変換回路

発明者：
丹 陽平

丹 陽平 について

, 
小林 春夫

小林 春夫 について


出願人/特許権者：
株式会社半導体理工学研究センター

株式会社半導体理工学研究センター について


代理人 (5件)： 青木 篤 ,  鶴田 準一 ,  伊坪 公一 ,  榎原 正巳 ,  小林 龍
公報種別：公開公報
出願番号（国際出願番号）：特願2010-132025
公開番号（公開出願番号）：特開2011-259219
出願日： 2010年06月09日
公開日（公表日）： 2011年12月22日
要約：
【課題】入力範囲に応じて精度の異なるパイプライン・AD変換回路の実現。【解決手段】直列に接続された複数のアナログ/デジタル変換ユニット30,37と、複数のアナログ/デジタル変換ユニットのサブ変換結果から、入力アナログ信号Vinのデジタル変換値Doutを算出するデジタル演算回路38と、を備え、各アナログ/デジタル変換ユニット30は、サブAD変換器32と、アナログ入力信号からサブAD値に応じたアナログ減算信号を減算して残差信号を発生し、残差信号を増幅して出力する増幅DA変換器39と、を備えるパイプライン・AD変換回路であって、初段のサブAD変換器32は、入力範囲-Vref,Vrefを少なくとも4個以上のサブ範囲に分割して、入力アナログ信号がいずれのサブ範囲に入るかを判定し、4個以上のサブ範囲の大きさが異なる。【選択図】図5
請求項（抜粋）：
直列に接続された複数のアナログ/デジタル変換ユニットと、 前記複数のアナログ/デジタル変換ユニットのサブ変換結果から、入力アナログ信号のデジタル変換値を算出するデジタル演算回路と、を備え、 各アナログ/デジタル変換ユニットは、 アナログ入力信号をサブAD値に変換するサブAD変換器と、 前段から入力されるアナログ入力信号から、前記サブAD値に応じたアナログ減算信号を減算して残差信号を発生し、前記残差信号を増幅して出力する増幅DA変換器と、を備えるパイプライン・AD変換回路であって、 初段の前記アナログ/デジタル変換ユニットの前記サブAD変換器は、前記入力アナログ信号の入力範囲を少なくとも4個以上のサブ範囲に分割して、前記入力アナログ信号がいずれの前記サブ範囲に入るかを判定し、 前記4個以上のサブ範囲の大きさが異なることを特徴とするパイプライン・AD変換回路。
IPC (1件)：
H03M 1/14
FI (1件)：
H03M1/14 A
Fターム (8件)：
5J022AA15 ,  5J022BA01 ,  5J022CB02 ,  5J022CB06 ,  5J022CC02 ,  5J022CD03 ,  5J022CF01 ,  5J022CF02
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM